經(jīng)典-電子設計教程及電子電路設計分析.doc

《經(jīng)典-電子設計教程及電子電路設計分析.doc》由會員分享，可在線閱讀，更多相關(guān)《經(jīng)典-電子設計教程及電子電路設計分析.doc（335頁珍藏版）》請在裝配圖網(wǎng)上搜索。

目錄 目錄 1 第 1 章 軟件使用介紹 6 1 1 WAVE 使用介紹 6 1 1 1 仿真器介紹 6 1 1 2 軟件安裝步驟 7 1 1 3 軟件使用介紹 8 1 1 4 開發(fā)流程 28 1 2 KEIL 使用介紹 31 1 2 1 Keil 簡介 32 1 2 2 開發(fā)流程 32 1 2 3 調(diào)試與匯編 37 1 3 AT89S52 在系統(tǒng)調(diào)試的原理與實現(xiàn) 40 1 3 1 Isd51 簡介 40 1 3 2 Isd51使用方法 41 1 3 3 Isd51 原理分析 44 1 4 QUARTUS 使用介紹 44 1 4 1 Quartus 基本設計流程 45 1 4 2 設計輸入 47 1 4 3 工程項目的建立 49 1 4 4 項目管理 50 1 4 5 設計輸入 52 1 4 6 編譯 55 1 4 7 仿真 58 1 4 8 配置和下載 58 第 2 章 常用器件使用介紹 61 2 1 集成運算放大器的使用 61 2 1 1 運算放大器結(jié)構(gòu)分析 61 2 1 2 精密型集成運算放大器 62 2 1 3 寬帶集成運算放大器 63 2 1 4 通用集成運算放大器 64 2 1 5 濾波器的實現(xiàn) 65 2 1 6 小結(jié) 66 2 2 AD620 的使用及性能分析 67 2 2 1 AD620 介紹 67 2 2 2 AD620 應用 68 2 3 常用 A D 轉(zhuǎn)換芯片 68 2 3 1 A D 轉(zhuǎn)換器的選擇與使用 69 2 3 2 A D 轉(zhuǎn)換芯片 1 ADC0809 72 2 3 3 A D 轉(zhuǎn)換芯片 2 AD574 75 2 3 4 A D 轉(zhuǎn)換芯片 3 MAX197 78 2 3 5 A D 轉(zhuǎn)換芯片 4 TLC5510 81 2 3 6 A D 轉(zhuǎn)換芯片 5 MAX114 MAX118 84 2 4 常用 D A 轉(zhuǎn)換芯片 87 2 4 1 D A 轉(zhuǎn)換芯片 1 DAC0832 DAC0800 87 2 4 2 D A 轉(zhuǎn)換芯片 2 MX7228 91 2 5 集成 DDS 芯片 AD9851 應用 92 2 5 1 AD9851 概述 92 2 5 2 AD9851引腳說明 93 2 5 3 AD9851 特性介紹 94 2 5 4 AD9851 控制原理 94 2 5 5 AD9851 在信號源中的應用 95 2 5 6 小結(jié) 97 2 6 LCD 液晶顯示器 的應用 97 2 6 1 字符型液晶顯示器 97 2 6 2 點陣式液晶顯示器 103 2 7 傳感器 111 2 7 1 常用傳感器介紹 111 2 7 2 超聲傳感器及其應用 115 第 3 章 典型應用電路 120 3 1 限幅放大電路 120 3 2 運放參數(shù)測試電路 121 3 2 1 運放參數(shù)測量介紹 122 3 2 2 輔助運放法通用測量電路設計 123 3 3 鎖相技術(shù)原理與應用 125 3 3 1 鎖相環(huán)概述 125 3 3 2 鎖相環(huán)應用舉例 126 3 3 3 集成鎖相環(huán)芯片介紹 127 3 4 峰值 有效值測量的模擬實現(xiàn) 130 3 4 1 峰值檢波電路 130 3 4 2 真有效值檢波 131 3 5 AGC 電路 132 3 5 1 場效應管和運放實現(xiàn) 132 3 5 2 單片機控制實現(xiàn) 133 3 5 3 可變增益放大器實現(xiàn) 133 3 6 功率放大電路 137 3 7 步進電機的驅(qū)動與控制 139 3 7 1 步進電機概述 140 3 7 2 步進電機的控制原理 140 3 7 3 步進電機的的控制 141 3 7 4 步進電機的的驅(qū)動電路 141 3 8 手寫板技術(shù)及其在單片機系統(tǒng)中的應用 143 3 8 1 手寫板工作原理 144 3 8 2 手寫板解碼 144 3 8 3 手寫板與單片機的硬件連接 145 3 8 4 手寫板實現(xiàn)的軟件設計 146 3 8 5 手寫板功能擴展 147 第 4 章 典型應用技術(shù) 149 4 1 頻率合成與 DDS 149 4 1 1 信號產(chǎn)生方案與原理 149 4 1 2 DDS 理論設計 150 4 1 3 DDS 實現(xiàn) 151 4 2 等精度頻率計的實現(xiàn) 152 4 2 1 頻率測量方案 152 4 2 2 相關(guān)計數(shù)測頻法的實現(xiàn) 153 4 2 3 寬帶高精度測頻的實現(xiàn) 153 4 3 相位測量技術(shù) 154 4 3 1 波形分析法 155 4 3 2 相位 電壓轉(zhuǎn)換法 155 4 3 3 計數(shù)法 156 4 3 4 相位測量的實現(xiàn) 157 4 4 峰值 有效值測量的數(shù)字實現(xiàn) 158 4 4 1 數(shù)字法實現(xiàn)峰值測量原理 158 4 4 2 數(shù)字法實現(xiàn)有效值測量原理 159 4 4 3 峰值 有效值測量小結(jié) 160 4 5 交流功率控制技術(shù) 161 4 5 1 調(diào)功法 161 4 5 2 調(diào)相法 162 第 5 章 算法簡介 164 5 1 數(shù)字 PID 控制算法 164 5 1 1 PID 控制系統(tǒng)簡介 164 5 1 2 PID 參數(shù)控制效果分析 164 5 1 3 數(shù)字 PID 控制的實現(xiàn) 165 5 1 4 PID 算法的飽和特性 166 5 1 5 PID 參數(shù)整定方法 167 5 2 大林算法 171 5 3 模糊控制算法 173 5 3 1 模糊控制概述 173 5 3 2 模糊控制原理 173 5 3 3 模糊控制器設計 174 5 3 4 小結(jié) 175 5 4 運動控制算法 176 5 4 1 產(chǎn)生線段的整數(shù) Bresenham 算法 176 5 4 2 產(chǎn)生圓的整數(shù) Bresenham 算法 178 5 5 其它控制算法 181 5 6 壓縮算法 182 5 6 1 無損壓縮 182 5 6 2 有損壓縮 183 5 6 3 壓縮算法應用 185 5 7 軟件濾波 186 5 7 1 限幅濾波 187 5 7 2 中值濾波 187 5 8 3 算術(shù)平均濾波 187 5 7 4 遞推平均濾波 187 5 7 5 中值平均濾波 188 5 7 6 限幅平均濾波 188 5 7 7 一階滯后濾波 188 5 7 8 加權(quán)遞推平均濾波 188 5 7 9 消抖濾波 189 5 7 10 限幅消抖濾波 189 第 6 章 系統(tǒng)設計 190 6 1 控制類系統(tǒng)設計 190 6 1 1 水溫控制系統(tǒng) 190 6 1 2 懸掛運動控制系統(tǒng) 195 6 1 3 電梯控制模型 201 6 2 儀器類系統(tǒng)設計 204 6 2 1 函數(shù)信號發(fā)生器 205 6 2 2 簡易遠程心電監(jiān)護系統(tǒng) 210 6 2 3 低頻相位測量儀 219 6 2 4 寬帶放大器 222 6 2 5 簡易數(shù)字頻譜分析儀 230 6 2 6 集成運放參數(shù)測試儀 238 6 2 7 簡易數(shù)字存儲示波器 249 6 3 其它類系統(tǒng)設計 255 6 3 1 電話自動接聽系統(tǒng) 256 6 3 2 簡易智能小車 260 6 3 3 單工無線呼叫系統(tǒng) 268 附錄 A 常用抗干擾技術(shù) 293 1 數(shù)字系統(tǒng)與模擬系統(tǒng) 293 2 電源的干擾與抑制 294 3 接地技術(shù) 294 4 隔離技術(shù)與屏蔽線的使用 295 5 濾波技術(shù) 296 6 常用芯片的抗干擾措施 297 7 自激振蕩及其消除方法 298 8 PCB 制版 298 附錄 B 8051 或者在中斷函數(shù)中調(diào)用了其他的函數(shù) 例如 void func2 默認 using 0 void int1 srv interrupt 2 using 2 func2 Listing 標簽頁用于調(diào)整生成的列表文件選項 在匯編或編譯完成后將產(chǎn)生 lst 的列表文件 在連接完成后也將產(chǎn)生 m51 的列表文件 該頁用于對列表 文件的內(nèi)容和形式進行細致的調(diào)節(jié) 其中比較常用的選項是 C Compile Listing 下的 Assembly Code 項 選中該項可以在列表文件中生成 C 語言源程序所對應 的匯編代碼 一般來說 除了上面介紹的設置以外 其他的選項卡保持默認設置即可 4 編譯 連接 在設置好工程后 即可進行編譯 連接 選擇菜單欄上的 Project Build target 對當前工程進行連接 如果當前文件已修改 軟件會先對文件進行編譯 然后再連接以產(chǎn)生目標代碼 點擊工具欄上的 Rebuild all target files 按鈕 將會對當前工程中的所有文件 重新進行編譯然后連接 Translate 項僅對該文件進行編譯 不進行連接 如圖 1 32所示 圖 1 32 編譯按鈕 編譯完成之后會在輸出窗口中的 Build 頁中顯示編譯結(jié)果 包括程序中的 語法錯誤 警告等等 圖 1 33 編譯結(jié)果顯示 如圖 1 33 所示中的 0 Error s 0 Warning s 是比較好的情況 但只是沒有 語法錯誤 而程序的邏輯錯誤和算法錯誤是不可能被檢測出來的 如果源程序 中有語法錯誤 會有錯誤報告出現(xiàn) 雙擊該行 可以定位到出錯的位置 另外 在此信息窗口中 還有程序占用資源的信息 Program Size 分別顯 示了程序中使用了多少的 data xdata 和 code 空間 其中 data 的占用空間包括 data 和 idata 即片內(nèi) RAM 的低 128 字節(jié)和擴展的 128 字節(jié) xdata 即為前面提 到的外部 RAM 空間 但不會統(tǒng)計絕對地址訪問所占用的外部空間 code 表示 代碼大小 89S52 擁有 8192 字節(jié)的代碼空間 1 2 3 調(diào)試與匯編 在建立工程 匯編 連接工程 并獲得目標代碼后 僅代表源程序沒有語 法錯誤 至于源程序中存在的其他錯誤 必須通過調(diào)試才能發(fā)現(xiàn)并解決 因此 調(diào)試是軟件開發(fā)中的重要環(huán)節(jié) 通常利用調(diào)試命令 在線匯編和設置斷點來進 行程序調(diào)試 1 常用調(diào)試命令 對工程成功地進行匯編 連接以后 按 Ctrl F5 或者使用菜單欄中的 Debug Start Stop Debug Session 即可進入調(diào)試狀態(tài) Keil 內(nèi)建了一個仿真 CPU 用來模擬執(zhí)行程序 可以在沒有硬件和仿真機的情況下進行程序的調(diào)試 當然 模擬畢竟是模擬 與真實的硬件執(zhí)行程序肯定是有區(qū)別的 其中最明顯的是軟 件模擬是不可能和真實硬件具有相同的時序的 進入調(diào)試狀態(tài)后 界面與編輯狀態(tài)相比有明顯的變化 Debug 菜單中原來 不能用的命令現(xiàn)在已可以使用了 同時工具欄會多出一個用于運行和調(diào)試的工 具條 如圖 1 34所示 圖 1 34 調(diào)試工具條 此工具條為 Debug 菜單上的大部分命令的快捷按鈕 從左到右依次為復位 運行 暫停 單步 過程單步 執(zhí)行完當前子程序 運行到當前行 下一狀態(tài) 打開跟蹤 觀察跟蹤 反匯編窗口 觀察窗口 代碼作用范圍分析 1 串行窗 口 內(nèi)存窗口 性能分析 工具按鈕等命令 在程序調(diào)試中 全速執(zhí)行是指一行程序執(zhí)行完后緊接著執(zhí)行下一行程序 可以看到程序執(zhí)行的總體效果 但如果程序有錯 則難以確認錯誤出現(xiàn)在哪些 程序行 單步執(zhí)行是每次執(zhí)行一行程序 可以觀察到每行程序的運行結(jié)果 使用快捷鍵 F11 可以單步執(zhí)行程序 使用快捷鍵 F10 可以過程單步執(zhí)行程 序 所謂過程單步 是指將匯編語言中的子程序或高級語言中的函數(shù)作為一個 語句來全速執(zhí)行 按下 F11 鍵 源程序窗口的左邊出現(xiàn)黃色調(diào)試箭頭 每按一次 F11 鍵 即 執(zhí)行該箭頭所指程序行 然后箭頭指向下一行 通過單步執(zhí)行程序 可以找出一些問題的所在 但僅靠單步執(zhí)行來查錯有 時效率很低 在調(diào)試過程中遇到子程序時常用的方法有 第一 用鼠標在子程 序的最后一行點一下 將光標定位于該行 然后選擇菜單欄里的 Debug Run to Cursor line 執(zhí)行到光標所在行 第二 進入子程序后 選擇菜單欄里的 Debug Step Out of Current Function 單步執(zhí)行到該函數(shù)外 可以全速執(zhí)行完調(diào) 試光標所在的子程序并指向主程序中的下一行程序 第三 按 F10 進行單步執(zhí) 行 2 在線匯編 在進入 Keil 調(diào)試環(huán)境后 如果程序有錯 可以直接對源程序進行修改 但 是要使修改后的代碼起作用 必須先退出調(diào)試環(huán)境 重新進行編譯 連接后再 次進入調(diào)試 如果只是需要對某些程序進行修改 或僅需對源程序進行臨時修 改 這樣的程序過于繁冗 為此 Keil 提供了在線匯編能力 將光標定位于需要修改的程序行上 使用菜單里的 Debug Inline Assembly 彈出 Inline Assembler 對話框 在 Enter New 后面的編輯框內(nèi)直接輸 入需要改的程序語句 輸入完后鍵入回車將自動指向下一條語句 可以繼續(xù)修 改 如果不再需要修改 可點擊右上角的關(guān)閉按鈕 圖 1 35 在線匯編窗口 3 斷點設置 程序調(diào)試時 一些程序必須滿足一定的條件才能被執(zhí)行到 如程序中某變量 達到一定的值 按鍵被按下 串口接收到數(shù)據(jù) 有中斷產(chǎn)生等 這些條件往往 難以預先設定 這類問題使用單步執(zhí)行很難調(diào)試 需要用到斷點設置 可以將光標定位于需要設置斷點的程序行 使用菜單 Debug Insert Remove Breakpoint 設置或移除斷點 或使用鼠標在該行雙擊實現(xiàn)同樣的 功能 Debug Kill All Breakpoint 用于清除所有的斷點設置 1 2 4 Keil C 編譯器常見警告與錯誤信息的解決方法 在 Keil C 編譯時常見的警告與錯誤信息及其解決方案列舉如下 了解這些 有助于快速解決問題 提高編譯效率 1 Warning 280 i unreferenced local variable 說明 局部變量 i 在函數(shù)中未作任何的存取操作 解決方法 消除函數(shù)中 i 變量的宣告 2 Warning 206 Music3 missing function prototype 說明 Music3 函數(shù)未作宣告或未作外部宣告 所以無法被其他函數(shù)調(diào)用 解決方法 將敘述 void Music3 void 寫在程序的最前端作宣告 如果是其 他文件的函數(shù) 則要寫成 extern void Music3 void 即作外部宣告 3 Compling C 8051 MANN C Error 318 can t open file beep h 說明 在編譯 C 8051 MANN C 程序過程中 main c 用了指令 include beep h 但卻找不到文件 解決方法 編寫一個 beep h 的包含檔并存入到 c 8051 的工作目錄中 4 Compling C 8051 LED C Error 237 LedOn function already has a body 說明 LedOn 函數(shù)名稱重復定義 即有兩個以上一樣的函數(shù)名稱 解決方法 修正其中的一個函數(shù)名稱使得函數(shù)名稱都是獨立的 5 WARNING 16 UNCALLED SEGMENT IGNORED FOR OVERLAY PROCESS SEGMENT PR DELAYX1MS DELAY 說明 DelayX1ms 函數(shù)未被其它函數(shù)調(diào)用 也會占用程序記憶體空間 解決方法 去掉 DelayX1ms 函數(shù) 或利用條件編譯 if end if 可保留 該函數(shù)并不編譯 6 WARNING 6 XDATA SPACE MEMORY OVERLAP FROM 0025H TO 0025H 說明 外部資料 ROM 的 0025H 重復定義地址 解決方法 外部資料 ROM 的定義如下 Pdata unsigned char XFR ADC at 0 x25 其中 XFR ADC 變量的名稱為 0 x25 請檢查是否有其它的變量名稱也 是定義在 0 x25 處并修正它 7 WARNING 206 DelayX1ms missing function prototype C 8051 INPUT C Error 267 DelayX1ms requires ANSI style prototype C 8051 INPUT C 說明 程序中有調(diào)用 DelayX1ms 函數(shù) 但該函數(shù)沒定義 即未編寫程序 內(nèi)容或函數(shù)已定義但未作宣告 解決方法 編寫 DelayX1ms 的內(nèi)容 編寫完后也要作宣告或作外部宣告 可在 delay h 的包含檔宣告成外部 以便其它函數(shù)調(diào)用 8 WARNING 1 UNRESOLVED EXTERNAL SYMBOL SYMBOL MUSIC3 MODULE C 8051 MUSIC OBJ MUSIC WARNING 2 REFERENCE MADE TO UNRESOLVED EXTERNAL SYMBOL MUSIC3 MODULE C 8051 MUSIC OBJ MUSIC ADDRESS 0018H 說明 程序中有調(diào)用 MUSIC 函數(shù) 但未將該函數(shù)的含擴檔 C 加入到工 程檔 Prj 作編譯和連接 解決方法 設 MUSIC3 函數(shù)在 MUSIC C 里 將 MUSIC C 添加到工程 文件中去 9 ERROR 107 ADDESS SPACE OVERFLOW SPACE DATA SEGMENT DATA GOUP LENGTH 0018H ERROR 118 REFERENCE MADE TO ERRONEOUS EXTERNAL SYMBOL VOLUME MODULE C 8051 OSDM OBJ OSDM ADDRESS 4036H 說明 data 存儲空間的地址范圍為 0 0 x7f 當公用變量數(shù)目和函數(shù)里的局部 變量如果存儲模式設為 SMALL 則局部變量先使用工作寄存器 R2 R7 作暫存 當存儲器不夠用時則會以 data 型別的空間作暫存的個數(shù)超過 0 x7f 時就會出現(xiàn) 地址不夠的現(xiàn)象 解決方法 將以 data 型別定義的公共變量修改為 idata 型別的定義 1 3 AT89s52 在系統(tǒng)調(diào)試的原理與實現(xiàn) Keil 公司在它的集成開發(fā)環(huán)境 Keil7 0 以上版本中提供了一種新型的在系統(tǒng) 調(diào)試工具 Isd51 可以在不需要硬件仿真器的情況下 借助于串口僅使用單片機 就能實現(xiàn)包括單步實行 斷點功能 片內(nèi)寄存器的修改等仿真功能 本文通過介紹 isd51 的使用方法 對如何在系統(tǒng)調(diào)試進行簡要介紹 1 3 1 Isd51 簡介 電子設計時常會遇到這樣的情況 將仿真器插在系統(tǒng)中仿真時系統(tǒng)運行正 常 但將程序燒入單片機后 將燒錄好的單片機插入系統(tǒng)卻出現(xiàn)運行不正確 這是由于對于仿真器而言 它的仿真只是逼近實際芯片的理想功能 但不同的 芯片必然會有不同的實際情況 當芯片本身存在制作誤差時就會發(fā)生這種現(xiàn)象 同時 一般的仿真機是一個較大的系統(tǒng) 不可避免地會將大量噪聲引入系統(tǒng) 為系統(tǒng)中的小信號處理增加了困難 Isd51 是一個完全用軟件來實現(xiàn)的在系統(tǒng)調(diào)試工具 除了一個和 PC 機相連 的串口外 不需要任何的外圍硬件支持 也就是說 Isd51 是通過單片機自己來 實現(xiàn)對自己的調(diào)試 這樣從最初開始就是在實際芯片上進行的調(diào)試 仿真調(diào)試 正確而實際燒片不正確的情況得到了根本性的解決 當然 Isd51 也存在缺點 由于使用串口通訊 必須要占用單片機的一個計 數(shù)器和串口中斷 Isd51 的軟件與硬件要求 1 測試系統(tǒng)板上有一個與 PC 機相連的串口 2 有 500 700 字節(jié)的程序空間 3 至少 6 字節(jié)的堆?？臻g 4 至少 1 字節(jié)的片內(nèi) RAM 5 每個斷點 2 字節(jié)的 RAM 空間 1 3 2 Isd51使用方法 使用 Isd51 實現(xiàn)在系統(tǒng)調(diào)試按照以下步驟進行即可 1 編寫單片機內(nèi)部程序 Isd51 的核心文件包括位于 Keil c51 isd51 目錄下的 Isd51 a51 和 Isd51 h 兩 個文件 使用 Isd51 必須將它們包涵到用戶的工程中 其中 Isd51 h 頭文件定 義了一些變量 宏功能和函數(shù)原型 Isd51 a51 則為以匯編寫成的調(diào)試系統(tǒng)的核 心代碼 Isd51 a51 中能調(diào)用的函數(shù)包括 isdwait isdinit isdenable isddisable isdcheck isdbreak iskey 這些函數(shù)的功能說明可以在路 徑為 Keil C51 HLP 下的 Isd51 的幫助文件 isd51 chm 中找到 下面通過一個例子來說明如何調(diào)用這些函數(shù)以完成調(diào)試系統(tǒng)軟的件初始化 例 include void init debug initialize uVision2 Debugger and continue program run T2CON 0 x30 T2MOD 0 x00 Use Timer 2 as baud rate generator RCAP2H 0 xff RCAP2L 0 xfa SCON 0 x50 EA 1 Enable global interrupt flag TR2 1 PS 1 isdwait wait for uVision2 Debug communication isdinit initialize uVision 2 void main init debug init debug 函數(shù)中前八行完成的是串口初始化 串口的波特率由 RCAP2H 與 RCAP2L 的值決定 本例中設置使用 22 1184MHz 的晶振 波特率為 115200 isdwait 函數(shù)執(zhí)行后會一直循環(huán)等待 直到 uVision2 發(fā)出準備就緒的 命令 isdinit 函數(shù)用于完成調(diào)試功能的開啟 接下來的程序 main 中 添加需要在系統(tǒng)調(diào)試的代碼 也即例子中省略號 所示意的部分 單片機內(nèi)部程序按照此格式編寫完后進行編譯 沒有語法錯誤后連接單片 機的串口與 PC 機的串口 3 2 設置 PC 機的編程環(huán)境 啟動 Keil 在快速工具欄上選擇如圖 1 36 標記的 Options for Target 按鈕 圖 1 36 Options for Target按鈕 在彈出的 Options for Target 對話框中選擇 Debug 選項卡 將右上角的調(diào)試 設置為 Keil ISD51 In System Debug 并選中 Load Application at System 其他設 置如圖 1 37 所示 圖 1 37 調(diào)試設置 點擊 Keil ISD51 In System Debug 旁邊的 Setting 按鈕 彈出 ISD51 Driver Settings 對話框 如圖 1 38 所示 進行各項參數(shù)的設置 圖 1 38 ISD51驅(qū)動設置 在這個對話框里可以選擇串口的端口號和串口波特率 選擇菜單 Debug 下的 Start Stop Debug Session 啟動 debug 模式 之后系統(tǒng) 會自動和開發(fā)板上的單片機進行通信 然后進入在系統(tǒng)調(diào)試 調(diào)試方法與在軟 件仿真環(huán)境下調(diào)試沒有區(qū)別 圖 1 38 啟動 debug模式 1 3 3 Isd51 原理分析 Isd51 a51 是調(diào)試系統(tǒng)的核心代碼 通過觀察其中的匯編代碼 可以分析出 Isd51 a51 函數(shù)所做的工作包括以下兩部分 1 將 CPU 中的各個寄存器壓入堆棧并通過串口發(fā)給集成開發(fā)環(huán)境 并將 集成開發(fā)環(huán)境發(fā)送的各寄存器更新值寫入 CPU 中對應的寄存器 2 將集成開發(fā)環(huán)境發(fā)送的中斷向量存入內(nèi)存 片內(nèi)調(diào)試程序在運行時比 較地址向量 如果相同則發(fā)送信息給集成開發(fā)環(huán)境 停止內(nèi)部程序執(zhí)行 并等 待集成環(huán)境發(fā)出繼續(xù)運行的命令 通過實現(xiàn)這兩部分功能 調(diào)試所需的所有功能便都能實現(xiàn) 寄存器的監(jiān)視與修改在第一項中已經(jīng)實現(xiàn) 內(nèi)存單元的監(jiān)視與修改可以通 過將內(nèi)存單元存入寄存器來解決 同時也實現(xiàn)了程序變量的跟蹤 可以進行斷 點調(diào)試 實現(xiàn)斷點調(diào)試后 只要設置每次的斷點是上一個斷點的下一條指令即 可實現(xiàn)單步執(zhí)行 調(diào)試包括的三大要素 變量跟蹤 單步執(zhí)行和斷點設置 實現(xiàn)了這三個功 能 便實現(xiàn)了系統(tǒng)的調(diào)試 仿真機是純硬件實現(xiàn)的 通過專門的硬件電路來檢 測 CPU 的寄存器 從而控制 CPU 的運行 Isd51 是基于純軟件的實現(xiàn) 還有一 種是軟件與硬件結(jié)合實現(xiàn)的 大部分的帶有 JTAG 標準調(diào)試口的 CPU 芯片屬于 此類 這類芯片使用 JTAG 邊界掃描電路來實現(xiàn)寄存器的跟蹤 編譯代碼時在 需要設置中斷的地方插入軟件中斷來實現(xiàn) 在硬件上設計一個單步中斷實現(xiàn)單 步調(diào)試 純軟件的實現(xiàn)方法沒有任何成本 但由于要運行監(jiān)視程序 一般在調(diào)試時 都無法全速運行用戶代碼 純硬件實現(xiàn)雖能全速運行用戶代碼 但成本較高 軟件與硬件的結(jié)合實現(xiàn)揚長避短 具有很好的開發(fā)與應用前景 值得在今后的 設計調(diào)試中進行研究 1 4 Quartus 使用介紹 Quartus 是 Altera 公司推出的 FPGA 開發(fā)集成軟件 提供完整的多平臺設 計環(huán)境 是可編程片上系統(tǒng) SOPC 設計的綜合性環(huán)境 包含分析 綜合 布線 驗證 仿真 時序分析等功能 集成度高 各功能模塊之間實現(xiàn)了無縫連接 同時綜合 布線 防真等部分也支持第三方 EDA 軟件 有較強的擴展能力 Quartus 是以工程概念為核心的軟件 每個項目的設計都是以一個工程的 形式來實現(xiàn)的 支持多種文件格式設計輸入 具體的文件操作與 ALTERA 公司 早期的設計軟件 Maxplus 相似 但支持的器件種類更多 能支持從最初的 MAX 系列到最新的 StratixGX 系列 而且 Altera 目前還在不斷對其升級 以支 持最新的 FPGA 器件和實現(xiàn)最新的 EDA 技 術(shù)應用 1 4 1 Quartus 基本設計流程 Quartus 設計流程的圖示說明如圖 1 39 所示 Quartus 軟件允許在設計流程的每個階 段使用 Quartus 的圖形用戶界面 EDA 工 具界面或命令行界面 可以在整個流程中只 使用這些界面中的一個 也可以在設計流程 的不同階段使用不同的選項 使用 Quartus 完成設計流程的所有階段 是完整且易用的獨立解決方案 圖 1 39 Quartus 設計流程圖 首次啟動 Quartus 軟件時 出現(xiàn)的 Quartus 圖形用戶界面如圖 1 40 所 示 圖 1 40 Quartus 圖形用戶界面 首次打開 Quartus 軟件時 可以在標準的 Quartus 用戶界面和 MAX PL US 之間選擇外觀和操作習慣 或者稍后使用 Customize 對話框選擇外觀和操 作習慣 單擊菜單欄中的 Tools 選擇 Customize 如圖 1 41 所示 彈出的 Cust omize 對話框如圖 1 42 所示 圖 1 41 Quartus 中的 MAX PLUS 界面 圖 1 42 Customize 對話框 Customize 對話框還可以設置 Quartus 快捷菜單是否顯示 顯示后是在菜 單條的左邊還是右邊 Quartus 快捷菜單包含的菜單命令是用于每個 Quartus 應用程序的普通處理命令 如圖 1 43所示 使用 Quartus 用戶界面的基本設計流 程為 1 使用 File 菜單下的 New Project Wizard 建立新工程并指定目標器件或器件 系列 2 使用 Text Editor 建立 Verilog H DL VHDL 或 Altera 硬件描述語言 AHDL 設計 也可以使用 Block Editor 建立原理圖 或示意圖 3 使用 Analysis KR8211042nFC10 n2 500Hz 低通 59652 3KHz 低通 6312391472 3 低澡聲電源設計 降低穩(wěn)壓源的噪聲是減少 50Hz 工頻干擾的主要措施 用普通集成三端穩(wěn) 壓電路直接構(gòu)成穩(wěn)壓電源難以達到 3mV 峰 峰值 噪聲要求的 而需要在 集成三端穩(wěn)壓電路外增加反饋環(huán)節(jié) 才能進一步抑制噪聲 采用電源芯片 7812 7912 提供 12V 直流電壓 正 負電源電路分別如圖 6 37 圖 6 38所示 圖 6 37 12V 電源電路 圖 6 38 12V 電源電路 此電源電路消除紋波的原理是 經(jīng)過 C4 C9 隔直耦合 將輸出電壓信號 中的紋波濾出 紋波經(jīng)反相放大 放大倍數(shù)為 1 后作為電源芯片內(nèi)部參考地 以使輸出電平趨于穩(wěn)定 電容 C5 C10 提供高頻通路 4 A D 采樣電路 由于題目要求在 10V 10V 范圍內(nèi)采樣分辨率達到 80 mV 采樣使用 8 位 A D 時電壓分辨率為 為了提高數(shù)據(jù)穩(wěn)定性 采用mVV801 72560 12 位 A D 器件 MAX197 采樣后取其前八位數(shù)據(jù) MAX197 的具體使用詳見 常用器件介紹 章節(jié)中的 A D 芯片使用介紹 5 D A 轉(zhuǎn)換電路 系統(tǒng)設計中有兩處需要用到 D A 轉(zhuǎn)換 一處是 FPGA 對采樣信號編碼后需 通過 D A 轉(zhuǎn)換為五電平信號送入信道傳輸 另一處是接收解碼后的心電信號信 息送入示波器顯示前需 D A 轉(zhuǎn)換 采用 DAC0800 來完成 D A 轉(zhuǎn)換 DAC0800 的具體使用詳見 常用器件介紹 章節(jié)中的 D A 芯片使用介紹 6 數(shù)據(jù)編碼 解碼設計實現(xiàn) FPGA 主要完成對實時采樣 對采樣數(shù)據(jù)做電平變換后存儲并實時顯示 為了達到實時顯示的目的并且又不失真的再現(xiàn) ECG 心電信號 信號 采取每存 儲一個數(shù)據(jù)就顯示一個數(shù)據(jù)的方法 FPGA 負責實現(xiàn)對 MAX197 的控制 包括 寫狀態(tài)字和兩次讀數(shù)據(jù) 然后 FPGA 對從 MAX197 讀來的數(shù)據(jù)進行編碼 MAX197 是 12 位的 AD 先取其高 8 位 每兩個位為一組 分為四組 并在其 前面加上同步碼 用發(fā)送時鐘將其發(fā)送出去 為了提高解碼的準確率 在接收端沒有使用與發(fā)送端同頻率的時鐘 而是 使用了發(fā)送時鐘 20 倍的時鐘 可以通過 FPGA 內(nèi)的計數(shù)器計數(shù)到接收碼的中心 時刻再進行判決 這樣可以保證判決的準確性 減小誤碼 FPGA 內(nèi)部的發(fā)送模塊和接收模塊邏輯電路如圖 6 39和圖 6 40所示 VCCclk 5k INPUT VCCDin 7 0 INPUT VCCINT in INPUT VCCclk wr INPUT control 2 0 OUTPUT Tri clk wide clk plus nplus plus ctrl inst NOT inst1 Tri clk Din 7 0 control 2 0 para to serial inst2 圖 6 39 FPGA 內(nèi)部發(fā)送數(shù)據(jù)邏輯 VCClevel 3 0 INPUT receive clk read clk level in 3 0 Dout 7 0 receivor inst26 clk 120k clk 1k decode data 7 0 圖 6 40 FPGA 內(nèi)部接收數(shù)據(jù)邏輯 FPGA 內(nèi)部采用模擬單片機讀寫控制的時序來實現(xiàn)控制 AD 的數(shù)據(jù)采集 讀數(shù)據(jù)脈沖觸發(fā)低電平 產(chǎn)生一個寫信號 將控制字送到 MAX197 中 然后等 待 A D 轉(zhuǎn)換完畢 產(chǎn)生的 INT 信號觸發(fā)一個寬低電平和一個窄低電平 來控制 max rd 端和 HBEN 端 從而實現(xiàn)兩次讀數(shù)據(jù)的時序 完成 MAX197 一次讀數(shù) 據(jù) FPGA 內(nèi)部 A D 控制模塊如圖 6 41所示 max csOUTPUT max wrOUTPUT max rdOUTPUT HBENOUTPUT VCC max data 7 0 BIDIRclk 1k clk 1M INT max max197in 7 0 max data 7 0 data out 7 0 nWR nRD HBEN max197 contrl inst11 data out 7 0 max data 7 0 clk 1k clk 1M max data 7 0 GND max int 圖 6 41 FPGA 內(nèi)部 A D 控制邏輯 7 電平比較電路 信號在進入 FPGA 解碼前需要進行比較判決 由于數(shù)據(jù)傳送采用 4 電平基 帶傳送 加上幀起始信號 傳送的波形共有 5 個電平 所以需 4 電平的比較判 決 比較器采用常用的 LM339 由正負 5V 供電 電平比較電路示例如圖 6 42 所示 比較結(jié)果送入 FPGA 解碼 連接時注意加入緩 沖隔離電路 244 實現(xiàn) 8 單片機程序流程圖 如圖 6 43所示 圖 6 42 電平比較電路 4 小結(jié) 1 若在電路中插入 50Hz 陷波電路 對抑制 50Hz 工頻干擾十分有效 但也將心電信號的有效成 分衰減了 因此抑制 50Hz 干擾應依靠提高電路的平 衡和共模抑制比來實現(xiàn) 穩(wěn)壓電源噪聲過高 特別是 50Hz紋波抑制不足 是心電放大器噪聲過大的 主要原因 2 系統(tǒng)的 12V 和 15V 電源要在本地產(chǎn)生 才行 為了降低噪聲 采 用運放反饋的方法 也就 是用運放反向放大 7812 7912 輸出電壓的交流 圖 6 43 簡易遠程心電監(jiān)護系 統(tǒng)軟件流程 分量 再加到 7812 7912 的地 7812 7912 浮地 不接系統(tǒng)的地 電源噪聲一般 在 3mV 以下 不會引進 50Hz 的工頻干擾 因而后級就不需要 50Hz 陷波了 3 使用與共模電壓相等的電壓來驅(qū)動屏蔽層 可以盡量使屏蔽層內(nèi)外的 電勢差只剩下所需的差模信號 而且使屏蔽層不易被外界干擾驅(qū)動 很好的保 護了微弱的心電信號的傳輸 只要從儀器放大器的等效共模參考點 增益控制電阻的中間 取共模信號 經(jīng)射隨器加到屏蔽層即可 同屏蔽驅(qū)動一樣 右腿驅(qū)動也是用來減弱共模信號的 用負反饋來抵消共 模干擾 4 0 05Hz 高通電路的電容選擇很關(guān)鍵 根據(jù)理論計算 電容值很大 但 是不可以用電解電容 原因是電解電容容易漏電 漏電速度較慢 不易察覺 但是長時間測試后 心電圖就會緩慢漂移 直到漂到一端引起飽和 任何電路中的電解電容都是每時每刻在漏電的 只不過交流信號大的時候 交流占了主導地位 影響不大 但當系統(tǒng)處理的是極微弱的信號時 交流電壓 是毫伏級的 這時漏電的因素就不能忽略了 因此 微弱信號處理電路中 必 須選用鉭電容或者獨石電容 6 2 3 低頻相位測量儀 1 系統(tǒng)設計指標 設計制作一個低頻相位測量系統(tǒng) 包括相位測量儀 數(shù)字式移相信號發(fā)生 器和移相網(wǎng)絡散步分 相位測量儀要求頻率范圍為 20Hz 20kHz 輸入阻抗 100k 相位測量的 絕對誤差 2 并且 測量儀允許兩路輸入正弦信號峰 峰值分別在 0 3 5V 范 圍內(nèi)變化 移相器的連續(xù)相移范圍 45 45 數(shù)字式移相信號發(fā)生器要求頻率 范圍為 20Hz 20kHz 頻率步進為 20Hz 輸出頻率可以預置 輸出信號的峰 峰值在 0 3 5V 范圍內(nèi)變化 相位差范圍為 0 359 相位差步進為 1 相 位差可預置 2 系統(tǒng)設計及方案確定 1 相位測量儀 根據(jù)系統(tǒng)的設計指標要求 該部分不僅要完成相位的測量 而且還要允許 測量信號的幅度在 0 3 5V 范圍內(nèi)可變 當輸入信號幅度過小時容易引起測量 誤差 因此 對進入相位測量儀的兩路信號需進行限幅放大 將其整形為方波 后再進行相位測量 相位測量的方案在 典型應用技術(shù) 章節(jié)中的相位測量部 分有詳細介紹 在此不再贅述 2 數(shù)字式移相信號發(fā)生器 圖 6 44 數(shù)字式移相信號發(fā)生器系統(tǒng)框圖 數(shù)字式移相信號發(fā)生器系統(tǒng)框圖如圖 6 44 所示 采用直接數(shù)字頻率合成 DDS 技術(shù)產(chǎn)生移相信號 信號相位 頻率和幅度都可以實現(xiàn)程控 通過設置頻 率 相位控制字來實現(xiàn)對頻率和相位的初始值設定 通過更換波形數(shù)據(jù)可以很 方便的實現(xiàn)波形切換 3 幅度控制 幅度控制電路采用雙 D A 轉(zhuǎn)換器實現(xiàn) 使用 DAC0832 配合 DAC0800 控制 輸出的波形和幅度 DAC0832 的輸出作為 DAC0800 的基準電壓 通過控制 DAC0832 的輸出 也就是控制 DAC0800 的基準電壓 從而實現(xiàn)對輸出波形幅 度的控制 3 系統(tǒng)實現(xiàn) 1 相位測量儀 相位測量儀的前級信號整形電路由限幅放大電路組成 具體電路見 典型 應用電路 中的限幅放大電路 輸入正弦波被整型成方波后 進行相位測量 測量方法見 典型應用技術(shù) 章節(jié)中的相位測量 2 數(shù)字式移相信號發(fā)生器 可編程邏輯器件中包含頻率控制寄存器 相位累加器 雙路地址偏移產(chǎn)生 電路 先裝載頻率控制字到頻率控制字寄存器 相位累加器進行相位累加頻率 控制字以得到相位值 先取相位累加器高 N 位作為第一路的基本地址 再加上 相位差對應的地址偏移量產(chǎn)生第二路基本地址 讀取波形表數(shù)據(jù) 就可輸出具 有特定相位差的兩路正弦信號 根據(jù)方案設計 使用使用 ROM 存儲波形表穩(wěn)定 掉電數(shù)據(jù)不丟失 RAM 則會掉電丟失數(shù)據(jù) 但是波形可以改變 可以根據(jù)實際情況來選用 2764 2864 ROM 或者 IDT7132 RAM 存儲波形 D A 轉(zhuǎn)換器轉(zhuǎn)換出的正弦波形有毛刺產(chǎn)生 這是由于受到數(shù)字電路部分高 頻信號的干擾 故在后級接入二階巴特沃斯低通濾波器 改善波形 3 移相電路的參數(shù)計算實現(xiàn) 移相電路的電路如圖 6 45 所示 圖 6 45 移相電路 電路參數(shù)計算如下 1 jwRcjc 1VRVSS1 2 jjSS2 3 21OV V R 求解得 222R1 1o cjwRccoVsjwH 為相移 RocRo11 w 2tg2 從而知電阻與電容要滿足以下條件 A c B Ro1 2tg 為輸入信號頻率 R C 為該相移網(wǎng)絡固定電容和電阻取值 要滿足相移 連續(xù)范圍為 45 R5 R6 所以 657u 將 R5 R 6和 R7的數(shù)據(jù)代入 可得 Au 20 設引腳 1 和 8 之間外接電阻為 R 則u 2657 當引腳 1 和 8 之間對交流信號相當于短路時 有 57RAu 將 R5 和 R7 的數(shù)據(jù)代入 A u 200 即為本設計電路的增益放大倍數(shù) PT2262 2272編碼 解碼電路設計 PT2262 2272 是一對帶地址 數(shù)據(jù)編碼功能的芯片 編碼芯片 PT2262 具有 地址和數(shù)據(jù)編碼功能 解碼芯片 PT2272 具有地址和數(shù)據(jù)解碼功能 數(shù)據(jù)輸出 具有 暫存 和 鎖存 兩種方式 方便用戶使用 后綴為 M 為 暫存型 后綴為 L 為 鎖存型 其數(shù)據(jù)輸出又分為 0 2 4 6 不同的輸出 例如 PT2272 M4 則表示數(shù)據(jù)輸出為 4 位的暫存型無線遙控接收芯片 本設計采用的是 PT2272 M6 PT2262 和 PT2272 引腳圖分別如圖 2 3 1 和 2 3 2 所示 編碼芯片 PT2262 發(fā)出的編碼信號由地址碼 數(shù)據(jù)碼 同步碼組成一個完整的碼字 解碼 芯片 PT2272 接收到信號后 其地址碼經(jīng)過兩次比較核對后 VT 腳才輸出高電 平 與此同時相應的數(shù)據(jù)腳也輸出高電平 如果發(fā)送端一直按住按鍵 編碼芯 片也會連續(xù)發(fā)射 其具有低功耗 外部器件少 工作電壓范圍寬 數(shù)據(jù)可達 6 位 地址碼最多可達 531441 種 PT2262 發(fā)射芯片地址編碼輸入有 1 0 和 開路 三種狀態(tài) 數(shù)據(jù)輸入有 1 和 0 兩種狀態(tài) 由各地址 數(shù)據(jù)的不同接腳狀態(tài)決定 編碼從輸出端 Dout 輸出 Dout 輸出的編碼信號是調(diào)制在載波上的 通過改變 15 腳 OSC1 和 16 腳 OSC2 之間所接的電阻阻值的大小 即可改變 17 腳輸出時鐘的頻率 6 個數(shù)據(jù)位 D0 D5 由單片機 P20 P25 預置 同時 6 個地址碼也由單片機 P00 P05 預置 17 腳輸出的信號通過左聲道加入至壓控振蕩器 MC1648 進行調(diào)制發(fā)射出去 PT2272 的暫存功能是指當發(fā)射信號消失時 PT2272 的對應數(shù)據(jù)輸出位即變 為低電平 而鎖存功能是指 當發(fā)射信號消失時 PT2272 的數(shù)據(jù)輸出端仍保持 原來的狀態(tài) 直到下次接收到新的信號輸入 PT2262 和 PT2272 的電路原理圖 分別如圖 6 121 和 6 122 所示 A01 A12 A23 A34 A45 A56 D07 D18 GND9 D2 10D3 11D4 12 D5 13T1 14OSC2 15 OSC1 16Dout 17VCC 18 PT2262 5V R1 VCOP00P01P02 P03P04 P05P20 P21 P22P23P24 P25P27 圖 6 121 PT2262 編碼電路 A01 A12 A23 A34 A45 A56 D07 D18 GND9 D2 10D3 11D4 12 D5 13Din 14OSC2 15 OSC1 16VT 17VCC 18 PT2272 5V R VCOP00P01P02 P03P04 P05P20 P21 P22P23P24 P25P27 圖 6 122 PT2272 解碼電路 20dB 衰減器的制作 衰減器制作的關(guān)鍵是阻抗匹配 本設計要求輸入阻抗為 5 4 如圖 6 123 所示 采用三級衰減 第一級衰減 6 02dB 二級衰減 12 04dB 至第三級衰減 為 18 06dB 10 8 R1 10 8 R2 10 8 R3 5 4 R4 5 4 R5 5 4 R6 5 4 R71 2 JP1 12 JP2 圖 6 123 20dB 衰減器電路圖 2 軟件設計 鑒于單片機技術(shù)比較成熟 且開發(fā)過程中可以利用的資源和工具豐富 價格 便宜 成本低 故設計用 C 語言對其編程并燒錄到芯片內(nèi)部 C 語言表達和運 算能力比較強 且具有很好的可移植性和硬件控制能力 程序分為發(fā)射部分和 P3 2 接收部分 硬件設計和軟件設計是電子設計中必不可少的內(nèi)容 為了滿足設計的功能 和指標的要求 我們必須在開始設計的時候就要考慮到硬件和軟件的協(xié)調(diào) 不 然不是造成硬件資源的浪費就是增加軟件實現(xiàn)時困難和復雜程度 甚至造成信 號的斷層 即使硬件和軟件能單獨使用 卻不能使它們組成的系統(tǒng)工作 故在 設計的過程中必須考慮軟硬件的處理能力以及它們的接口是否兼容 實現(xiàn)軟硬 件的信號過渡 其次設計時硬件之間應盡可能減小聯(lián)系 只要把必要的信號線 相連則可 這樣做的優(yōu)點是 首先 調(diào)試時可以減少很多不必要的麻煩 因為 電路是相對獨立的 故在調(diào)整電路參數(shù)值時其影響和干擾就小 在滿足發(fā)射和 接收模塊的要求后可單獨對控制模塊進行調(diào)整 再者 當出現(xiàn)問題時檢查電路 就容易縮小問題的范圍 使得排錯效率高 由于硬件的分離 在軟件的調(diào)試時 就可以單獨針對控制模塊 發(fā)射部分程序設計 發(fā)射部分的程序主要可分為按鍵處理模塊 液晶顯示模塊 數(shù)據(jù)處理模塊 以及字符轉(zhuǎn)換模塊四大部分 主要程序流程圖如圖 6 124 所示 圖 6 124 發(fā)射部分程序流程圖 接收部分程序設計 接收部分的程序主要是完成液晶顯示 按鍵處理以及臺號的轉(zhuǎn)換等功能 主要程序流程圖如圖 6 125 所示 圖 6 125 接收部分程序流程圖 4 小結(jié) 本設計分發(fā)射和接收兩大部分 主站 發(fā)射部分 負責發(fā)送語音信號 數(shù) 據(jù)傳送以及對從站的選擇 從站 接收部分 負責接收語音信號 數(shù)據(jù)接收和 從站對主站群呼或單發(fā)的響應 采用鎖相環(huán)式頻率合成器技術(shù)輸出 35MHz 的載 波信號 頻率穩(wěn)定度和準確度均達到了 10 5 超大規(guī)模 AM FM 立 體 聲 收 音 集 成 芯 片 CXA1238S 作為接收部分的主體 接收部分的信噪比 靈敏度和鏡像抑 制均達到了國家標準 采用 PT2262 2272 編碼 解碼電路實現(xiàn)了數(shù)據(jù)傳輸業(yè)務以 及對臺號的選擇等功能 對增加傳輸距離和提高系統(tǒng)波形失真進行了仔細的研 究和實驗 使這兩項技術(shù)指標滿足了設計要求 音頻輸入和數(shù)據(jù)輸入可自動轉(zhuǎn) 換 液晶顯示界面友好 輸入采用自制鍵盤輸入 便于操作 本系統(tǒng)既有低頻信號 又有中頻和高頻信號 既有模擬信號 又有低頻基 帶的數(shù)字 脈沖 信號和鎖相環(huán)生成的各種頻率的數(shù)字 脈沖 信號 它們互 相交調(diào)會形成頻譜很寬的內(nèi)部干擾信號 加上外部各類干擾信號 如 50Hz 的 市電等 這些干擾信號不僅影響音頻信號的傳輸質(zhì)量 更重要的還會影響主從 站的呼叫 英文短信的傳輸質(zhì)量 甚至造成呼叫出差錯和英文短信出錯誤 因 此 抗干擾措施必須做得很好才能保證語音信號高質(zhì)量傳送和呼叫信號 英文 短信無誤傳送 將發(fā)射機調(diào)制器之前音頻輸入級加以屏蔽 防止 50Hz 市電干擾和數(shù)字 脈沖 信號干擾 電源隔離 模擬部分和數(shù)字部分的電源單獨供電 如共用一個直流穩(wěn)壓 電源 必須采用電感和電容去耦合 地線隔離 地線一般要粗 甚至大面積接地 除了元器件引線 電源走 線 信號線之外 其余部分均作為地線 同時模擬地要與數(shù)字地分開 模數(shù)隔離 模擬部分會受數(shù)字部分的脈沖干擾影響 必須將數(shù)字部分和 模擬部分分開排版 并拉開一定的距離 數(shù)數(shù)隔離 本系統(tǒng)采用了鎖相環(huán) 會產(chǎn)生各種頻率的脈沖信號 呼叫信 號和英文短信也是數(shù)字信號 這兩類數(shù)字信號要相互隔離 前者會干擾后者 造成呼叫或英文短信傳遞出差錯 后者會干擾前者分頻錯誤 從而影響它正確 鎖定 加裝屏蔽線 例如線路輸入線 話筒輸入線 接收機鑒頻 鑒相器至音 頻放大器之間的引線 均要加裝屏蔽線 凡是用電解電容作為耦合元件的地方 一定要并接一個容量較小的瓷片 電容 并千萬注意電解電容的極性不能反接 否則會產(chǎn)生很大的噪聲干擾 另外 系統(tǒng)在靈敏度 鏡像抑制 信噪比方面還可繼續(xù)改進 提高靈敏度的方法 根據(jù)靈敏度定義 P o Pno為定值 且 Po要為標稱功率 要減小 Pi 即提高 靈敏度 需從兩方面想辦法 一是減小系統(tǒng)的噪聲系數(shù) NF 二是降低輸入端的 雜聲 多級放大器的總噪聲系數(shù)計算公式如下式所示 由此可知減小系統(tǒng)的噪聲 系數(shù) NF 的方法 1 21321 4213121 nPaPaFPaaFPaFPa GGNG 顯然 要降低整機的噪聲系數(shù) 第一級高放是關(guān)鍵 要選取噪聲系數(shù)特別 小的 放大倍數(shù)大的 截止頻率高的晶體管或場效應管作為第一級高頻放大管 還要考慮輸入輸出的阻抗匹配 調(diào)諧回路 Q 值要盡量高 靜態(tài)工作點要合理選 取 其次是混頻級 必須選擇噪聲系數(shù)小且增益高的器件作為混頻器件 另方面降低輸入噪聲 Pi 高頻級要選取噪聲系數(shù)小的阻容件 高頻頭要屏蔽 防止干擾信號進入接收機輸入端 外接定向天線 利用定向天線直接接收有用 信號直達波 如果在定向天線上再裝一個低噪聲 高增益的天線放大器 可使整機的靈 敏度大大提高 這樣做可以使整機的靈敏度提高至 1 V 左右 高鏡像抑制的方法 要進一步提高鏡象抑制 關(guān)鍵在于高放級的輸入前端帶通濾波器的矩形系 數(shù) 也就是說要提高高放級輸入回路的品質(zhì)因數(shù) Q 具體做法是回路線圈最好是采用鍍銀銅線和選取漏電流小的回路電容 在 天線與高放之間接入了 LC 并聯(lián)諧振回路 它對提高鏡象抑制是有益處的 但 因輸入阻抗低 回路 Q 值也較低 如果提高并聯(lián)回路的 Q 值 可能難以保證頻 率的準確度 解決的辦法有兩種 一種辦法就是改為與高放級的回路一樣 變 為可調(diào) 另一種辦法就是將帶通濾波器改為聲表波濾波器 其效果也是可觀的 提高信噪比的方法 根據(jù)信噪比的定義 niF iniFonpNp 常 量 在 Pi 為定值的情況下 輸出端信雜比取決于整機噪聲系數(shù) NF 和輸入端噪聲 但有些噪音是由低頻放大器部分引入的 特別是 50Hz 的交流電的干擾是無孔 不入的 可用示波器觀測噪聲的基波成分 如果基波成分為 100Hz 一般來自 電源部整流濾波性能欠佳 可采取加大濾波電容 加大地和電源線的面積及合 理布線等措施 如果基波成分主要是 50Hz 則說明 50Hz 交流電通過空間耦合 而來 此時要采取電磁隔離的辦法方能解決 附錄 A 常用抗干擾技術(shù) 單片機系統(tǒng)在電子設計的各領(lǐng)域都有廣泛的應用 但在某些控制系統(tǒng)中若 存在強靜電場 如大功率電動機 發(fā)電機 磁力開關(guān) 變壓器 對單片機來講 都是致命的干擾源 盡管電路和程序設計得都很合理但單片機在上述環(huán)境下也 很難能正常工作 另外來自系統(tǒng)內(nèi)部和外部的各種干擾即使不會造成系統(tǒng)運行 失常 也會引起數(shù)據(jù)采集測量誤差加大等問題 所以在設計系統(tǒng)時 應事先充 分考慮抗干擾性的要求 避免在設計完成后再去進行抗干擾的補救措施 單片 機主要有以下幾種干擾 1 通道信號干擾 2 電源干擾 3 輻射干擾 硬件抗干擾技術(shù)是設計系統(tǒng)時首選的抗干擾措施 它能有效抑制干擾源 阻斷干擾傳輸通道 只要合理地布置與選擇有關(guān)參數(shù) 硬件抗干擾措施就能抑 制系統(tǒng)的絕大部分干擾 常用的硬件抗干擾措施有 接地技術(shù) 屏蔽技術(shù) 隔 離技術(shù)及濾波技術(shù)等 1 數(shù)字系統(tǒng)與模擬系統(tǒng) 單片機系統(tǒng)多為數(shù)字系統(tǒng)與模擬系統(tǒng)相互聯(lián)系的混合系統(tǒng) 模擬信號與數(shù) 字信號之間的最大差別在于用來代表這些信號的能量在頻域中的分布情況 因 此數(shù)字信號更容