計(jì)算機(jī)組成原理第3章.ppt

《計(jì)算機(jī)組成原理第3章.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理第3章.ppt（72頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1,第三章存儲(chǔ)系統(tǒng),2,3.1存儲(chǔ)系統(tǒng)概述,一、存儲(chǔ)器分類,1、按存儲(chǔ)介質(zhì)分類存儲(chǔ)介質(zhì)必須有區(qū)別明顯的兩個(gè)物理狀態(tài)(表示0/1),*半導(dǎo)體存儲(chǔ)器：如內(nèi)存；*磁性材料存儲(chǔ)器：如磁盤(pán)、磁帶；*光介質(zhì)存儲(chǔ)器：如光盤(pán),2、按存取方式及功能分類,*順序存取存儲(chǔ)器(SAM)：按記錄塊為單位進(jìn)行編址，存取時(shí)間與讀/寫(xiě)頭到訪問(wèn)地址的相對(duì)位置有關(guān)；*隨機(jī)存取存儲(chǔ)器(RAM)：按存儲(chǔ)字為單位進(jìn)行編址，存取時(shí)間與訪問(wèn)的地址無(wú)關(guān)(時(shí)間固定)；,,3,3、按在計(jì)算機(jī)中的作用分類,*直接存取存儲(chǔ)器(DAM)：信息存取區(qū)域定位與RAM類似，區(qū)域內(nèi)操作與SAM類似；,*只讀存儲(chǔ)器(ROM)：操作方式為只能取、不能存可由RAM或DAM構(gòu)成，信息讀取的定位由存儲(chǔ)器結(jié)構(gòu)決定,*主存儲(chǔ)器(MM)：可直接與CPU交換信息的MEM構(gòu)成—MOS型半導(dǎo)體、動(dòng)態(tài)RAM和ROM*輔助存儲(chǔ)器(AM)：主存的后援MEM構(gòu)成—磁性/光介質(zhì)材料、SAM/DAM,*高速緩沖存儲(chǔ)器(Cache)：CPU與主存間的緩沖MEM構(gòu)成—MOS型半導(dǎo)體、靜態(tài)RAM,*控制存儲(chǔ)器(CM)：CPU內(nèi)部存放微程序的MEM構(gòu)成—MOS型半導(dǎo)體、ROM,,4,二、存儲(chǔ)器的主要性能指標(biāo),*容量(S)：能存儲(chǔ)的二進(jìn)制信息總量，常以字節(jié)(B)為單位,*速度(B)：常用帶寬、存取時(shí)間或存取周期表示存取時(shí)間(TA)—指MEM從收到命令到結(jié)果輸出所需時(shí)間；存取周期(TM)—指連續(xù)訪存的最小間隔時(shí)間，TM=TA+T恢復(fù),*價(jià)格：常用總價(jià)格C或每位價(jià)格c表示，c=C/S。,帶寬(BM)—指單位時(shí)間內(nèi)MEM最多可讀寫(xiě)的二進(jìn)制位數(shù)；BM=W/TM，其中W為一次讀寫(xiě)的數(shù)據(jù)寬度，常以bps為單位,5,三、層次結(jié)構(gòu)存儲(chǔ)系統(tǒng),1、層次結(jié)構(gòu)的引入,*程序訪問(wèn)局部性規(guī)律：程序執(zhí)行時(shí)，指令和數(shù)據(jù)呈現(xiàn)的相對(duì)簇聚特性。,*用戶需求矛盾的解決方案：,*用戶需求的矛盾：需求—大容量、高速度、低價(jià)格矛盾—,時(shí)間局部性—被訪問(wèn)過(guò)的信息，可能很快被再次訪問(wèn)；空間局部性—被訪問(wèn)信息的相鄰信息，可能很快被訪問(wèn),高速度、大容量、低價(jià)格,,近期常用數(shù)據(jù)—放在“前方”MEM(快而小)中；近期不用數(shù)據(jù)—放在“后方”MEM(慢而大)中。,,6,2、層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng)(1)層次存儲(chǔ)系統(tǒng)組成,*思想：①用多種類型MEM構(gòu)成前方-后方的層次結(jié)構(gòu)；,③各層MEM之間信息傳遞是“透明”的,②前方MEM中信息為后方MEM中信息的副本；,M1,M2,Mn,(2)常見(jiàn)的存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)圍繞主存的層次結(jié)構(gòu)一般為“Cache-主存-輔存”三種MEM構(gòu)成的兩個(gè)存儲(chǔ)層次,,,7,*“Cache-主存”存儲(chǔ)層次：--設(shè)置高速緩沖存儲(chǔ)器目標(biāo)—解決主存速度問(wèn)題(Cache的速度，主存的容量),,,*“主存-輔存”存儲(chǔ)層次：目標(biāo)—解決主存容量問(wèn)題(主存的速度，輔存的容量)└→可能存在：(執(zhí)行的)程序空間≥主存空間,8,(3)層次存儲(chǔ)系統(tǒng)的工作方式*程序執(zhí)行需求：即將執(zhí)行的指令和數(shù)據(jù)存放在主存中,*層次存儲(chǔ)系統(tǒng)的工作方式：,虛擬存儲(chǔ)器,,主存,,,9,3.2半導(dǎo)體存儲(chǔ)器基礎(chǔ),*靜態(tài)RAM—用觸發(fā)器存儲(chǔ)信息，長(zhǎng)時(shí)間不訪問(wèn)及信息讀出后信息值(狀態(tài))保持不變；*動(dòng)態(tài)RAM—用電容存儲(chǔ)信息，長(zhǎng)時(shí)間不訪問(wèn)及信息讀出后信息值(狀態(tài))被破壞，需及時(shí)恢復(fù)信息值(稱為刷新及再生)。,10,1、SRAM存儲(chǔ)元的組成原理存儲(chǔ)元—RAM中存儲(chǔ)1位二進(jìn)制信息的電路；,一、靜態(tài)RAM(StaticRAM，SRAM),保持—使W=V地→T5和T6截止→T1、T2狀態(tài)保持不變；,*6管MOS靜態(tài)存儲(chǔ)元工作原理：,,,11,2、SRAM芯片的組成原理,(1)存儲(chǔ)芯片基本組成主要由存儲(chǔ)陣列、地址譯碼器、I/O電路、控制電路等組成,*存儲(chǔ)陣列：不同的存儲(chǔ)單元有一維和二維兩種組織方式,└→正方形陣列減少信號(hào)延遲←可減少連線長(zhǎng)度←┘,,,,,,12,*地址譯碼器：有一維、二維兩種譯碼方式↓↓譯碼器輸出線數(shù)—2M根22M/2根,*驅(qū)動(dòng)器：X譯碼器每個(gè)輸出需控制同一行各存儲(chǔ)元的字選線├→設(shè)置驅(qū)動(dòng)器增加驅(qū)動(dòng)能力I/O電路輸出時(shí)需驅(qū)動(dòng)總線信號(hào)(負(fù)載大),常見(jiàn)譯碼方式—二維譯碼方式→同一列存儲(chǔ)元共用位選擇線,,,13,*片選與控制電路：片選—MEM常由多個(gè)芯片組成，讀/寫(xiě)操作常針對(duì)某個(gè)芯片,,,14,(2)SAM芯片參數(shù)與結(jié)構(gòu),*芯片相關(guān)參數(shù)：存儲(chǔ)陣列容量—,數(shù)據(jù)引腳數(shù)量—地址引腳數(shù)量—,練習(xí)1—某SRAM芯片容量為4K位，數(shù)據(jù)引腳(雙向)為8根，地址引腳為多少根？若數(shù)據(jù)引腳改為32根，地址引腳為多少根？,,15,*SRAM芯片結(jié)構(gòu)組織：--以Intel2114SRAM芯片為例參數(shù)—容量=1K4位，數(shù)據(jù)引腳=4根(雙向)，地址引腳=10根,結(jié)構(gòu)—①正方形存儲(chǔ)陣列(6464)；②I/O電路；③二維譯碼,,,16,3、SRAM芯片的讀寫(xiě)時(shí)序,*讀周期時(shí)序：(存儲(chǔ)器對(duì)外部信號(hào)的時(shí)序要求),,,17,*寫(xiě)周期時(shí)序：,,18,二、動(dòng)態(tài)存儲(chǔ)器(DynamicRAM，DRAM),1、動(dòng)態(tài)RAM存儲(chǔ)元工作原理,寫(xiě)入—①所寫(xiě)數(shù)據(jù)加到WD上；②打開(kāi)T3→對(duì)CS充電/放電,保持—斷開(kāi)T3→無(wú)放電回路→CS可保存信息(會(huì)緩慢泄漏)需定時(shí)刷新CS中信息←┘,讀出—①在Φ上加正脈沖→對(duì)CD預(yù)充電；②打開(kāi)T2→讀RD上電壓變化(非破壞性讀),刷新—先讀出數(shù)據(jù)、再寫(xiě)入所讀數(shù)據(jù),*3管MOS式動(dòng)態(tài)存儲(chǔ)元工作原理：,◇動(dòng)態(tài)RAM目標(biāo)：降低功耗、節(jié)約成本,,,19,,,*單管MOS式動(dòng)態(tài)存儲(chǔ)元工作原理：,寫(xiě)入—①所寫(xiě)數(shù)據(jù)加到D上，②打開(kāi)T1→對(duì)CS充電或放電；,保持—斷開(kāi)T1→無(wú)放電回路→信息存儲(chǔ)在CS中(會(huì)緩慢泄漏)；,讀出—①在D上加正脈沖→對(duì)CD預(yù)充電，②打開(kāi)T1→讀D上電壓變化(破壞性讀)└→CS得到充電,刷新—步驟與讀操作完全相同。,③立即用所讀數(shù)據(jù)對(duì)CS重新寫(xiě)入,稱為再生,20,2、DRAM芯片的基本組成,21,(2)單管MOS式DRAM芯片的組成,*基本結(jié)構(gòu)：通常采用地址分兩次傳送方式組織增設(shè)①地址鎖存器、時(shí)序控制電路，②再生電路,*芯片操作：讀、寫(xiě)、刷新(行刷新方式[無(wú)列地址]),,22,(3)DRAM芯片組成示例*Intel4116芯片：?jiǎn)喂躆OS存儲(chǔ)元、地址分兩次傳送參數(shù)—容量=16K1位；地址引腳=14/2=7根；數(shù)據(jù)引腳=2根(單向DIN/DOUT、共1位寬度),結(jié)構(gòu)—2個(gè)64128存儲(chǔ)陣列，時(shí)鐘發(fā)生器串聯(lián),,,,23,3、DRAM芯片的操作時(shí)序,*讀周期時(shí)序：,,24,*刷新周期時(shí)序：與讀周期類似，區(qū)別在于CAS在整個(gè)操作過(guò)程中無(wú)效└→行刷新時(shí)不需要列地址,,,25,4、DRAM芯片的刷新*刷新周期：同一存儲(chǔ)元連續(xù)兩次刷新的最大間隔；與DRAM存儲(chǔ)元材料及芯片組成有關(guān),*刷新方法：每個(gè)刷新周期內(nèi)，循環(huán)進(jìn)行所有行的行刷新,(1)DRAM芯片刷新方式通常有集中式、分散式、異步式三種方式,*集中式刷新：將所有行刷新集中在刷新周期的后部,特點(diǎn)—存在“死區(qū)”(不能進(jìn)行讀/寫(xiě)操作的時(shí)間段),,26,*分散式刷新：將行刷新分散在每個(gè)存取周期中,特點(diǎn)—避免了“死區(qū)”，增加了存取時(shí)間(1倍),*異步式刷新：將行刷新均勻分布在刷新周期中,特點(diǎn)—“死區(qū)”可忽略，支持固有的存取周期→最常用,,27,(2)DRAM芯片刷新實(shí)現(xiàn)按約定的刷新方式，由專用電路定時(shí)產(chǎn)生行刷新命令,*DRAM芯片的刷新電路：,固化了刷新方式,*刷新電路在計(jì)算機(jī)的位置：通常獨(dú)立存在于DRAM芯片/模塊之外→DRAM控制器,產(chǎn)生行刷新地址,28,5、MOS型SRAM與DRAM芯片比較,*DRAM芯片的優(yōu)點(diǎn)：,*DRAM芯片的缺點(diǎn)：DRAM速度遠(yuǎn)低于SRAM←使用動(dòng)態(tài)元件(電容)所致,*RAM芯片應(yīng)用：SRAM芯片—常用來(lái)構(gòu)成高速度、小容量MEM，如CacheDRAM芯片—常用來(lái)構(gòu)成大容量MEM，如主存,①DRAM集成度遠(yuǎn)高于SRAM；←常采用單管MOS存儲(chǔ)元②DRAM地址引腳是SRAM的一半；←常采用地址分兩次傳送方式③DRAM功耗約為SRAM的1/4；←采用單管MOS存儲(chǔ)元所致④DRAM成本遠(yuǎn)低于SRAM,29,三、只讀存儲(chǔ)器(ReadonlyMemory，R0M),*ROM：信息注入MEM后不能再改變，它具有非易失性,*半導(dǎo)體ROM：具有非易失性的半導(dǎo)體MEM，如EPROM、FLASH等,*ROM芯片組成：與SRAM類似，區(qū)別在于存儲(chǔ)元的實(shí)現(xiàn)及操作,1、掩模ROM(MROM)*特征：用戶不可修改信息；*存儲(chǔ)元狀態(tài)：用MOS管的有/無(wú)表示“1”/“0”；,*數(shù)據(jù)讀出：字選線加電壓時(shí)，位線電壓為所選存儲(chǔ)元的數(shù)據(jù),30,2、可編程ROM(PROM)*特征：用戶可一次性修改信息(電寫(xiě)入)；*存儲(chǔ)元狀態(tài)：用二極管/熔絲的通/斷表示“1”/“0”；,*數(shù)據(jù)寫(xiě)入：字線X加電壓，若寫(xiě)0—VD=V地→熔絲熔斷，若寫(xiě)1—VD=V中→熔絲不斷；,*數(shù)據(jù)讀出：字線X加電壓、VD=V中，檢測(cè)VD變化可讀出數(shù)據(jù),,31,3、可擦除可編程ROM(EPROM)*特征：用戶可多次修改信息(電寫(xiě)入、光擦除)；*存儲(chǔ)元狀態(tài)：常用浮柵雪崩注入MOS管(即FAMOS管)的浮柵Gf是/否帶電荷表示“1”/“0”；,32,4、電可擦除可編程ROM(E2PROM)*特征：用戶可多次修改信息(電寫(xiě)入、電擦除)；*存儲(chǔ)元狀態(tài)：用浮柵隧道氧化層MOS管(即Flotox管)的浮柵是/否帶電荷表示“1”/“0”；,33,5、閃速存儲(chǔ)器(FLASH)*特征：用戶可多次修改信息(電寫(xiě)入、電擦除)；*存儲(chǔ)元狀態(tài)：與疊柵EPROM類似，但氧化層更薄,操作速度更快,34,3.3主存儲(chǔ)器,一、主存儲(chǔ)器的組成,*主存儲(chǔ)器相關(guān)概念：主存容量=主存單元長(zhǎng)度主存單元個(gè)數(shù),,35,*應(yīng)用對(duì)主存空間的需求：,*主存儲(chǔ)器的組成：①由ROM、RAM芯片組成的特定存儲(chǔ)字長(zhǎng)的存儲(chǔ)器；②ROM空間大小固定、RAM空間大小可選配(≤最大空間),,,36,二、主存儲(chǔ)器的邏輯設(shè)計(jì),存儲(chǔ)器容量=存儲(chǔ)字長(zhǎng)存儲(chǔ)字?jǐn)?shù)=存儲(chǔ)單元長(zhǎng)度存儲(chǔ)單元個(gè)數(shù),*主存邏輯設(shè)計(jì)：使用ROM、SRAM或DRAM芯片進(jìn)行容量擴(kuò)展，實(shí)現(xiàn)主存單元長(zhǎng)度和主存單元個(gè)數(shù)。,*存儲(chǔ)器容量擴(kuò)展方法：位擴(kuò)展法、字?jǐn)U展法、字位擴(kuò)展法,1、位擴(kuò)展法(又稱并聯(lián)擴(kuò)展)*目的：擴(kuò)展存儲(chǔ)器的存儲(chǔ)字長(zhǎng),*芯片連接特征：各芯片數(shù)據(jù)引腳連接不同，其余引腳連接相同,,,37,例1—用1K1位SRAM芯片構(gòu)成1K4位存儲(chǔ)模塊,38,2、字?jǐn)U展法(又稱串聯(lián)擴(kuò)展)*目的：擴(kuò)展存儲(chǔ)器的存儲(chǔ)字?jǐn)?shù),例2—用1K4位SRAM芯片構(gòu)成2K4位存儲(chǔ)模塊,解：①芯片數(shù)量—,②各芯片地址范圍—存儲(chǔ)模塊有l(wèi)og2(2K)=11位地址，,共需(2K4b)(1K4b)=2片；,各芯片片選有效邏輯—0#、1#芯片分別為A10=0、A10=1,練習(xí)1—用1M4位SRAM芯片構(gòu)成4M4位存儲(chǔ)模塊,,39,40,3、字位擴(kuò)展法*目的：同時(shí)擴(kuò)展存儲(chǔ)器的存儲(chǔ)字長(zhǎng)和存儲(chǔ)字?jǐn)?shù),例3—用1K4位SRAM芯片構(gòu)成2K8位存儲(chǔ)模塊,解：①芯片數(shù)量—,共需(2K8b)(1K4b)=4片；,③連接圖—,②各芯片地址范圍—存儲(chǔ)模塊有l(wèi)og2(2K)=11位地址，,,41,練習(xí)2—用1K4位SRAM芯片構(gòu)成4K8位存儲(chǔ)模塊,例4—用1K4位ROM、1K8位SRAM芯片構(gòu)成4K8位存儲(chǔ)模塊，其中前1KB空間為只讀空間,解：①芯片數(shù)量—,共需ROM2片、SRAM3片；,②各芯片地址范圍—模塊有l(wèi)og2(4K)=12位地址芯片有10位地址,③連接圖—,,42,三、主存儲(chǔ)器與CPU的連接,△簡(jiǎn)化復(fù)雜度→重點(diǎn)討論SRAM主存與CPU的連接,43,(1)數(shù)據(jù)線的連接,*要求：主存數(shù)據(jù)線數(shù)＝CPU數(shù)據(jù)引腳數(shù),*連接：CPU數(shù)據(jù)引腳與主存數(shù)據(jù)線一一對(duì)應(yīng)連接,(2)地址線的連接,*要求：實(shí)際的主存地址空間≤CPU支持的主存地址空間,*連接：,CPU地址引腳低位與主存地址線一一對(duì)應(yīng)連接；CPU地址引腳高位與主存片選線按一定邏輯連接,44,CPU讀/寫(xiě)命令線與主存讀/寫(xiě)線直接連接；CPU其余命令線與主存片選線按一定邏輯連接,(4)片選線的連接*有效邏輯：對(duì)MEM操作、操作地址在主存地址范圍內(nèi)時(shí),,,*連接：,,,45,三、提高訪存速度的措施,*CPU的訪存特征：一次訪存的信息常為多個(gè)存儲(chǔ)字，多次訪存的地址常為連續(xù)的；,1、多模塊存儲(chǔ)器--多體存儲(chǔ)器,,46,2、高性能存儲(chǔ)器,(1)EDODRAM(ExtendedDataOutputDRAM，擴(kuò)展數(shù)據(jù)輸出DRAM)*提高性能思路：同時(shí)讀出并緩沖一行信息，減小平均TM,*實(shí)現(xiàn)原理：用SRAM保存上次讀操作的一行信息，當(dāng)前讀操作的行地址若與上次讀操作相同，則直接從SRAM中取出信息,,(2)SDRAM(SynchronousDRAM,同步DRAM),MEM從所接收地址開(kāi)始，連續(xù)讀/寫(xiě)多個(gè)存儲(chǔ)字(內(nèi)部計(jì)數(shù)器產(chǎn)生各存儲(chǔ)字地址)，減少了多個(gè)地址連續(xù)數(shù)據(jù)傳送的平均TM,(3)DDRSDRAM(DoubleDataRateSDRAM，雙數(shù)據(jù)速率DRAM),47,3、雙端口存儲(chǔ)器--同時(shí)支持兩個(gè)操作,*結(jié)構(gòu)：2套譯碼+I/O+讀寫(xiě)電路，1個(gè)存儲(chǔ)陣列+判斷邏輯電路,48,3.4高速緩沖存儲(chǔ)器,一、Cache的基本原理,*Cache的功能：是主存的快速緩沖器,*Cache的性能：,命中率(H)—HC=NC/(NC+NM)其中,NC、NM—CPU訪存在Cache、主存中的命中次數(shù),√平均訪問(wèn)時(shí)間—TA=HCTCache+(1-HC)TMem,,,,49,1、Cache的存儲(chǔ)空間管理,(1)Cache與主存的信息交換單位*目標(biāo)：盡量減小平均訪問(wèn)時(shí)間TA,*減小TA的方法分析：①提高HC—,程序訪問(wèn)局部性,②減小TMem,相鄰信息一起在Cache中,,*Cache與主存的信息交換單位：字塊(又稱塊或行),,50,(2)Cache的存儲(chǔ)空間管理,*Cache陣列的編址單位：,與主存相同(字或字節(jié))；,*Cache與主存間的信息交換管理：交換單位為塊,①主存與Cache均劃分成若干大小相同的塊；,②Cache塊存放主存塊信息時(shí)，標(biāo)志對(duì)應(yīng)主存塊的塊號(hào)；,0*,,1i,,,51,2、Cache的基本工作原理,*完成訪問(wèn)步驟：,訪問(wèn)Cache陣列,①地址變換(主存地址→Cache地址)；,②訪問(wèn)Cache陣列；,③保持一致性(Cache與主存之間),*實(shí)現(xiàn)要求：全部工作均由硬件完成(對(duì)程序員透明)！,*相關(guān)技術(shù)—映像規(guī)則、替換算法、寫(xiě)策略；,,,,,,,52,3、Cache的結(jié)構(gòu)與組成,*存儲(chǔ)體：由SRAM構(gòu)成,*地址映像及變換機(jī)構(gòu)：由目錄表、比較器等組成；目錄表—行數(shù)=Cache塊數(shù)，表項(xiàng)=有效位+塊標(biāo)記+…,地址映像機(jī)構(gòu)—決定查目錄表的哪些行及塊標(biāo)記組成└→影響變換的性能及成本,地址變換機(jī)構(gòu)—查表并比較，命中時(shí)直接形成Cache地址,不命中時(shí)調(diào)入塊或替換塊后再形成,,,,,53,*控制器：Cache工作過(guò)程中所有的信號(hào)產(chǎn)生及時(shí)序控制,i,,*替換機(jī)構(gòu)：按替換算法選擇某被替換塊，再塊寫(xiě)回及塊調(diào)入,,,54,二、Cache的相關(guān)技術(shù),1、地址映像及變換*實(shí)現(xiàn)功能：某主存塊可存放到Cache中哪些塊位置？,(1)全相聯(lián)地址映像及變換*映像規(guī)則：主存塊i可映射到Cache的任意一個(gè)塊；,,*性能指標(biāo)：調(diào)入塊時(shí)的塊沖突概率、地址變換的速度與成本,,55,*地址變換方法：,比較目錄表所有行，命中時(shí)行號(hào)即為變換后的塊號(hào)；,*特征：塊映像—塊沖突概率最低；地址變換—速度最慢、或成本最高,,,,56,例1：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量為8KB。全相聯(lián)映像方式時(shí)，⑴主存地址格式及參數(shù)？⑵Cache地址格式及參數(shù)？⑶目錄表行數(shù)？塊標(biāo)記位數(shù)？⑷若目錄表項(xiàng)為，CPU訪問(wèn)36454H主存單元時(shí)，則Cache命中時(shí)的目錄表項(xiàng)？,解：⑴主存地址格式：,主存地址長(zhǎng)度=log2(1MB/1B)=log2220=20位，塊內(nèi)地址長(zhǎng)度=log2(16B/1B)=log216=4位，,⑵Cache有個(gè)塊，Cache塊號(hào)位數(shù)=位，,⑶目錄表行數(shù)=行，塊標(biāo)記位數(shù)=位；,Cache命中時(shí)目錄表項(xiàng)=,,,57,,(2)直接地址映像及變換*映像規(guī)則：主存塊i可映射到Cache的塊j=(imodG)；,,58,*地址變換方法：,比較目錄表相應(yīng)行，命中時(shí)主存地址的區(qū)內(nèi)塊號(hào)即為變換后的塊號(hào)；,*特征：塊映像—塊沖突概率最高；地址變換—速度最快、成本最低,,,,59,,例2：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量為8KB。直接映像方式時(shí)，⑴主存及Cache地址格式及參數(shù)？⑵目錄表行數(shù)？塊標(biāo)記位數(shù)？⑶若目錄表項(xiàng)為，CPU訪存地址為36454H時(shí)，則可能命中的Cache塊號(hào)？命中時(shí)的目錄表項(xiàng)？,解：⑴主存地址20位、Cache地址13位，其中塊內(nèi)地址4位，,⑵目錄表行數(shù)=行，塊標(biāo)記位數(shù)=位；,可能命中的Cache塊號(hào)=001000101，,命中時(shí)目錄表項(xiàng)=,60,(3)組相聯(lián)地址映像及變換--直接映像與全相聯(lián)映像的折中,※n路組相聯(lián)映像—組內(nèi)塊數(shù)為n的組相聯(lián)映像,*映像規(guī)則：將Cache中塊分組，每組為n個(gè)塊(共G/n個(gè)組)，主存塊i可映像到Cache的第j組(j=imodG/n)中的任意塊。,,,61,*目錄表的組織：種類—每塊一行式、每組一行式；,性能—每組一行式較優(yōu)(定位方便、并行查表),,,62,*地址變換方法：,*特征：塊映像—塊沖突概率較低；(全相聯(lián)映像＜x＜直接映像)地址變換—查表速度最快、成本較低,比較目錄表相應(yīng)組所有行，命中時(shí)主存地址的區(qū)內(nèi)塊號(hào)即為變換后的組號(hào)、組內(nèi)各塊比較結(jié)果的編碼即為組內(nèi)塊號(hào)；,,,63,例3：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量8KB。采用4路組相聯(lián)映像方式時(shí)，⑴主存及Cache地址格式及參數(shù)？⑵目錄表中塊標(biāo)記位數(shù)？⑶若目錄表項(xiàng)為，CPU訪存地址為36454H時(shí)，則可能命中的Cache塊號(hào)？命中時(shí)的目錄表項(xiàng)？,解：⑴主存地址20位、Cache地址13位，其中塊內(nèi)地址4位，,⑵目錄表塊標(biāo)記位數(shù)=位；,9,可能命中的Cache塊號(hào)=1000101XX，即組內(nèi)任意塊，,命中時(shí)目錄表項(xiàng)=,,,64,2、替換算法*實(shí)現(xiàn)功能：Cache無(wú)空位置時(shí)，如何選擇被替換的塊？,*性能指標(biāo)：對(duì)命中率H的影響程度、替換算法的實(shí)現(xiàn)開(kāi)銷,*常見(jiàn)替換算法：,RAND算法—隨機(jī)確定的塊作為被替換塊；,FIFO算法—最早調(diào)入的塊作為被替換塊；,└→整個(gè)Cache需1個(gè)隨機(jī)數(shù)發(fā)生器,→H是隨機(jī)的,,LRU算法—近期最少使用的塊作為被替換塊；,各個(gè)塊的計(jì)數(shù)器：通常設(shè)置在目錄表中,65,虛擬存儲(chǔ)器,一、虛擬存儲(chǔ)器概念,66,1、虛擬存儲(chǔ)器概念,*定義：程序執(zhí)行時(shí)，地址空間=程序地址空間的“存儲(chǔ)器”,*相關(guān)術(shù)語(yǔ)：虛擬地址(虛地址)—程序的邏輯地址；物理地址(實(shí)地址)—CPU訪問(wèn)時(shí)的主存地址；虛擬地址空間—程序邏輯地址構(gòu)成的空間,*組成：由主存及輔存構(gòu)成、按程序邏輯地址訪問(wèn)的存儲(chǔ)層次,,,67,2、虛擬存儲(chǔ)器的工作原理,*虛擬存儲(chǔ)器實(shí)質(zhì)：是面向程序的存儲(chǔ)器模型，即面向程序的主存-輔存層次管理機(jī)構(gòu)！,*地址空間種類：,*工作原理：地址變換、訪問(wèn)實(shí)現(xiàn)、保持一致性；,,,68,二、虛擬存儲(chǔ)器的存儲(chǔ)管理,*虛存(輔存)-主存信息交換單位種類：①程序段—程序模塊化結(jié)構(gòu)的基本空間單位(大小可變)，,②信息頁(yè)—大小固定的信息空間單位，常稱頁(yè)或頁(yè)面└→頁(yè)類似于Cache塊，頁(yè)大小一般有幾KB,*虛存空間管理方式：(又稱為虛存管理)①段式管理—以程序段為交換單位的虛存-主存管理方式②頁(yè)式管理—以信息頁(yè)為交換單位的虛儲(chǔ)-主存管理方式,③段頁(yè)式管理—段式+頁(yè)式的虛存-主存管理方式(以信息頁(yè)為單位),1、虛擬存儲(chǔ)器的管理方式,,69,(1)段式存儲(chǔ)管理,*管理方法：虛存空間按程序模塊化結(jié)構(gòu)劃分成若干程序段(大小可變)，主存空間以程序段為單位分配給虛存使用；,*虛-實(shí)地址變換方法：一次查表,管理表格—一個(gè)段表(行數(shù)=程序的段數(shù)，≤2段號(hào)位數(shù)),,,70,(2)頁(yè)式存儲(chǔ)管理,*管理方法：虛存空間和主存空間按信息頁(yè)(大小固定)劃分成若干邏輯頁(yè)和物理頁(yè)，主存空間以信息頁(yè)為單位分配給虛存使用,管理表格—一個(gè)頁(yè)表,*虛-實(shí)地址變換方法：一次查表,,,,71,(3)段頁(yè)式存儲(chǔ)管理,*管理方法：虛存空間先分段、再分頁(yè)，主存空間只分頁(yè)，主存空間以頁(yè)為單位分配給程序用；,管理表格—一個(gè)段表一組頁(yè)表,*虛-實(shí)地址變換方法：兩次查表,,,72,2、虛擬存儲(chǔ)器的種類通常按虛存管理方式分類。,*段式虛擬存儲(chǔ)器：采用段式虛存管理方式信息交換單位為段，用一個(gè)段表管理,*頁(yè)式虛擬存儲(chǔ)器：采用頁(yè)式虛存管理方式信息交換單位為頁(yè)，用一個(gè)頁(yè)表管理,*段頁(yè)式虛擬存儲(chǔ)器：采用段頁(yè)式虛存管理方式信息交換單位為頁(yè)，用一個(gè)段表及一組頁(yè)表管理,特點(diǎn)—便于程序共享與保護(hù)，主存利用率不高(碎片),特點(diǎn)—主存利用率較高，不利于程序共享與保護(hù)(段邊界),特點(diǎn)—同時(shí)具有段式及頁(yè)式的優(yōu)點(diǎn)，地址變換需2次查表,,