計(jì)算機(jī)組成原理課件第章.ppt

《計(jì)算機(jī)組成原理課件第章.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理課件第章.ppt（49頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、計(jì)算機(jī)組成原理,主講教師：何霖,第七章,總 線 系 統(tǒng),總線技術(shù)是計(jì)算機(jī)系統(tǒng)的一個(gè)重要技術(shù)。有的學(xué)者稱PC就是由CPU、總線系統(tǒng)、操作系統(tǒng)三部分組成，雖然語(yǔ)言描述過于簡(jiǎn)練，但足以看出總線技術(shù)在計(jì)算機(jī)領(lǐng)域中的地位。 本章著重介紹總線系統(tǒng)的基本概念及其分類、結(jié)構(gòu)和總線控制邏輯。,,,一、總線的基本概念,總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 總線實(shí)際上是由許多傳輸線或通路組成，每條線可傳輸一位二進(jìn)制代碼，一串二進(jìn)制代碼可在一段時(shí)間內(nèi)傳輸完成。,一個(gè)單處

2、理器系統(tǒng)中的總線大致分為三類： 內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算 部件之間的總線。 系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其它高速 功能部件，如存儲(chǔ)器、通道等 互相連接的總線（雙向數(shù)據(jù)總 線、單向地址總線、控制總線 ）。 I/O總線：中、低速I/O設(shè)備之間互相連接 的總線。,,1、總線性能參數(shù),1）總線帶寬 亦稱總線傳輸率，用來描述總線傳輸數(shù)據(jù)的快慢。用總線上單位時(shí)間（每秒）可傳送數(shù)據(jù)量的多少來表示，常用單位為MB/s。如符合AGP 2規(guī)范的AGP總線帶寬為528 MB/s。 2）總線位寬 總線位寬是指總線一

3、次能傳送二進(jìn)制數(shù)的數(shù)據(jù)量，單位為bit（位）?？偩€位寬越大，則每次通過總線傳送的數(shù)據(jù)越多，總線帶寬也越大。,,3）總線工作時(shí)鐘頻率 簡(jiǎn)稱總線時(shí)鐘，用以描述總線工作速度快慢，用總線上單位時(shí)間（每秒）可傳送數(shù)據(jù)的次數(shù)表示，常用單位為MHz。總線時(shí)鐘頻率越高，單位時(shí)間通過總線傳送數(shù)據(jù)的次數(shù)越多，總線帶寬也就越大。 由于計(jì)算機(jī)中不同設(shè)備的速度不同，需要的數(shù)據(jù)量多少也不同，因而通向不同設(shè)備的總線時(shí)鐘也不盡相同，需要將系統(tǒng)時(shí)鐘經(jīng)分頻供給不同的設(shè)備和總線使用。,,例：對(duì)安裝有133MHz外頻PCPU主板構(gòu)成的系統(tǒng)來說，系統(tǒng)時(shí)鐘為133MHz，AGP通道工作于66MHz（系統(tǒng)時(shí)鐘二分頻）；而PCI總線

4、則工作于33MHz（系統(tǒng)時(shí)鐘四分頻）。,,4）帶寬、位寬、總線時(shí)鐘的關(guān)系 總線帶寬=總線位寬總線時(shí)鐘 例： 某總線在一個(gè)總線周期中并行傳送4B的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則其帶寬為：4B33106/s = 132MB/s。 若一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，，則總線帶寬為： 8B66106/s = 528MB/s。,,例： 符合AGP 2規(guī)范的AGP總線，總線時(shí)鐘為66MHz，位寬為32位，采用雙脈沖沿?cái)?shù)據(jù)傳輸技術(shù)，每時(shí)鐘周期可傳輸兩次數(shù)據(jù)，其帶寬為：266MHz32bit8=528MB/s,,,2、總線的特

5、性 從物理角度看，總線就是一組電導(dǎo)線，許多導(dǎo)線直接印制在電路板上，延伸到各個(gè)部件。如下圖示：,為了保證系統(tǒng)正確有效的工作，必須規(guī)定其相關(guān)特性。,1）、物理特性 物理特性是指總線的物理連接方式，如總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等等。它確保物理上的可靠連接。 2）、電氣特性 電氣特性定義每一根線上信號(hào)的傳遞方向及有效電平范圍。確保電氣上正確連接。有輸入信號(hào)（送入CPU的信號(hào)）、輸出信號(hào)（從CPU發(fā)出的信號(hào)）之分?？偩€的電平符合TTL電平的定義。,3）、功能特性 功能特性描述總線中每一根線的功能。確保正確地連接各不同部件。 如地址總線指出地址號(hào)，其寬度指明了總線能夠直

6、接訪問存儲(chǔ)器的地址空間范圍；數(shù)據(jù)總線傳遞數(shù)據(jù)，其寬度指明了訪問一次存儲(chǔ)器或外設(shè)時(shí)能夠交換數(shù)據(jù)的位數(shù)；控制總線包括CPU發(fā)出的各種控制命令、請(qǐng)求信號(hào)與仲裁信號(hào)、外設(shè)與CPU的時(shí)序同步信號(hào)、中斷信號(hào)、DMA控制信號(hào)等等。 4）、時(shí)間特性 時(shí)間特性定義了每根線在什么時(shí)間有效。只有規(guī)定了總線上各信號(hào)的時(shí)序關(guān)系，CPU才能正確無誤地使用。,,3、總線的標(biāo)準(zhǔn)化 相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒有相同的，但各廠家的相同功能部件卻可以互換使用，其原因就是因?yàn)樗麄兌甲袷亓讼嗤目偩€系統(tǒng)的要求總線標(biāo)準(zhǔn)。 所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界

7、面。這個(gè)界面對(duì)它兩端的模塊都是透明的。按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。 微型機(jī)系統(tǒng)中采用的總線標(biāo)準(zhǔn)有： 、系統(tǒng)總線,ISA（Industrial Standard Architecture）總線：IBM的AT總線，16位，帶寬8MB/s。 EISA（Extended Industrial Standard Architecture）：在ISA基礎(chǔ)上擴(kuò)充開放的總線標(biāo)準(zhǔn)，主要用于286機(jī)，對(duì)ISA完全兼容。32位，帶寬33.3MB/s。 MCA（Micro Channel Architecture)：IBM在推出其第一臺(tái)80386系統(tǒng)時(shí)創(chuàng)建的新型系統(tǒng)總線標(biāo)準(zhǔn)。與ISA完全不兼容。 VE

8、SA（Video Electronic Standard Association 視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）：局部總線標(biāo)準(zhǔn)VL-BUS，32位，帶寬132MB/s，只適合于486的一種過渡標(biāo)準(zhǔn)。 PCI（Peripheral Component Interconnect 外部設(shè)備互連總線）：Intel公司開發(fā)，32位，傳輸速率可達(dá)132MB/s；可擴(kuò)充到64位，264MB/s。,,、設(shè)備總線 IDE（Integrated Drive Electronics集成驅(qū)動(dòng)電子設(shè)備），是一種在主機(jī)處理器和磁盤驅(qū)動(dòng)器之間廣泛使用的集成總線。硬盤及光盤驅(qū)動(dòng)器。 SCSI（Small Computer Syst

9、em Interface小型計(jì)算機(jī)系統(tǒng)接口），各種計(jì)算機(jī)的系統(tǒng)接口。與IDE相比，能明顯提高I/O速度，容易連接更多設(shè)備。但需專用SCSI接口卡，貴。 VESA（Video Electronics Standard Association），是針對(duì)MPC要求高速傳送運(yùn)動(dòng)圖像的大量數(shù)據(jù)而設(shè)計(jì)的。由PCI取代。 AGP（Accelerated Graphics Port加速圖形端口），是一種新型視頻接口技術(shù)標(biāo)準(zhǔn)，為傳輸視頻和三維圖形數(shù)據(jù)提供了切實(shí)可行的解決方案。32位，66MHz，能以133MHz工作，最高傳輸率高達(dá)533Mbps，是PCI的4倍。 USB（Universal Serial

10、Bus通用串行總線），基于通用的連接技術(shù)，可實(shí)現(xiàn)外設(shè)的簡(jiǎn)單快速連接，支持熱插拔，成本低。,,二、總線的連接方式,單機(jī)系統(tǒng)中，根據(jù)連接方式不同，采用的總線結(jié)構(gòu)有三種基本結(jié)構(gòu)：,1、單總線結(jié)構(gòu) 在計(jì)算機(jī)中，使用單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，叫單總線結(jié)構(gòu)。如圖示：,單總線系統(tǒng)最明顯的特點(diǎn)是當(dāng)I/O與主存交換信息時(shí)，原則上不影響CPU的工作，CPU仍可繼續(xù)處理不訪問主存或I/O的操作，這可提高CPU的工作效率。 但由于所有邏輯部件都掛在同一個(gè)總線上，總線只能分時(shí)工作，當(dāng)某一時(shí)刻各部件都要占用時(shí)，就會(huì)出現(xiàn)爭(zhēng)奪現(xiàn)象，因此，總線內(nèi)必須設(shè)判優(yōu)機(jī)構(gòu)，讓各部件按優(yōu)先級(jí)高低占用總線，這會(huì)影響整機(jī)

11、工作速度；同時(shí)，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便能迅速獲得或放棄總線控制權(quán)，否則，可能導(dǎo)致很大的時(shí)間延遲。 單總線系統(tǒng)中，主存與外設(shè)采用統(tǒng)一編址。 單總線結(jié)構(gòu)易擴(kuò)展成多CPU系統(tǒng)，只要在總線上掛接多個(gè)CPU即可。,,2、雙總線結(jié)構(gòu),該結(jié)構(gòu)在CPU和主存之間專門設(shè)置了一組高速存儲(chǔ)總線，使CPU可通過專用總線與存儲(chǔ)器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)；同時(shí)主存仍可通過系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過CPU。此結(jié)構(gòu)簡(jiǎn)單易擴(kuò)充。,,3、三總線結(jié)構(gòu),它是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線形成的。其中系統(tǒng)總線是CPU、主存與通道（IOP）之間進(jìn)行數(shù)據(jù)傳送的公共通路；I/O總線是多

12、個(gè)外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路。通道方式進(jìn)一步提高了CPU的效率。,,三、總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響,在計(jì)算機(jī)系統(tǒng)中，總線結(jié)構(gòu)對(duì)系統(tǒng)的性能有很大影響。下面從三個(gè)方面來討論這種影響。,最大存儲(chǔ)容量：總線結(jié)構(gòu)對(duì)最大存儲(chǔ)容量也會(huì)產(chǎn)生一定影響。在單總線系統(tǒng)中，由于某些地址必須用于外圍設(shè)備，最大存儲(chǔ)容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總數(shù)。在雙總線系統(tǒng)中，對(duì)主存和外設(shè)進(jìn)行存取的判斷是利用各自的指令操作碼。主存地址和外設(shè)地址出現(xiàn)于不同的總線上，所以存儲(chǔ)容量不會(huì)受到外設(shè)的影響。,,,指令系統(tǒng)：在單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同的操作碼或者說使用相同的指令，但它們使用不同的地

13、址。在雙總線系統(tǒng)中，訪存操作和I/O操作各有不同的指令，由操作碼規(guī)定是使用存儲(chǔ)總線還是使用系統(tǒng)總線。 吞吐量：計(jì)算機(jī)系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。在三總線系統(tǒng)中，由于將CPU的一部分功能下放給通道，由通道對(duì)外設(shè)統(tǒng)一管理并實(shí)現(xiàn)外設(shè)與主存之間的數(shù)據(jù)傳送，因而系統(tǒng)的吞吐能力比單總線系統(tǒng)強(qiáng)得多。,四、總線的內(nèi)部結(jié)構(gòu),早期總線的內(nèi)部結(jié)構(gòu)實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道，總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差；并且CPU是總線上的唯一主控者，不能滿足多CPU環(huán)境的要求。,,,當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)由一些標(biāo)準(zhǔn)總線組成，追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)，并

14、滿足包括多個(gè)CPU在內(nèi)的主控者環(huán)境需求。如圖示：,此結(jié)構(gòu)中，CPU和它的私有的Cache一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。 整個(gè)總線分成如下四個(gè)部分：,數(shù)據(jù)傳送總線：一般是32條地址線，32或64條數(shù)據(jù)線及控制線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線和地址線采用多路復(fù)用方式。 仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。 中斷和同步線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。 共用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。,五、總線結(jié)構(gòu)實(shí)例,大多數(shù)計(jì)算機(jī)采用了分層次的多總

15、線結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近的設(shè)備模塊使用同一類總線。這不僅解決了總線負(fù)載過重的問題，而且使總線實(shí)際簡(jiǎn)單，并能充分發(fā)揮每類總線的效能。 Pentium計(jì)算機(jī)的總線結(jié)構(gòu)就是一個(gè)三層次的多總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。如圖是其主板的總線結(jié)構(gòu)框圖：,,CPU總線：也稱CPU-存儲(chǔ)器總線，是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線?？偩€時(shí)鐘頻率為66.6MHz（或60MHz）。此總線可連接4128MB的主存，主存擴(kuò)充容量是以內(nèi)存條形式插入主板有關(guān)插座來實(shí)現(xiàn)的。它還接有L2級(jí)cache。主存控制器和cache控制器芯片用來管理CPU對(duì)主

16、存和cache的存取操作。CPU是這條總線的主控者，但必要時(shí)可放棄總線控制權(quán)。,,PCI總線：是一個(gè)32（或64位）的同步總線，32位（或64位）數(shù)據(jù)/地址線是同一組線，分時(shí)復(fù)用。總線時(shí)鐘頻率為33.3MHz，總線帶寬是132MB/s。PCI總線采用集中式仲裁方式，有專用的PCI總線仲裁器。主板上一般有3個(gè)PCI總線擴(kuò)充槽。PCI總線用于連接高速的I/O設(shè)備模塊，如圖形顯示器適配器、硬盤控制器等。它通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接。,ISA總線：用于連接低速I/O設(shè)備模塊。主板上一般留有34個(gè)ISA總線擴(kuò)充槽，以便使用各種16位/8位適配器卡。該總線支持

17、7個(gè)DMA通道和15級(jí)可屏蔽硬件中斷。另外，ISA總線控制邏輯還通過主板上的片級(jí)總線與實(shí)時(shí)鐘/日歷、ROM、鍵盤和鼠標(biāo)控制器（8042微處理器）等芯片相連接。,此結(jié)構(gòu)中，CPU總線、PCI總線、ISA總線通過兩個(gè)“橋”芯片連成整體。橋芯片在此起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換作用。習(xí)慣上將CPU總線PCI總線的稱為北橋，將PCI總線ISA總線的橋成為南橋。 Pentium機(jī)總線系統(tǒng)中有一個(gè)核心邏輯芯片組，簡(jiǎn)稱PCI芯片組，包括主存控制器和cache控制器芯片、北橋芯片和南橋芯片。此芯片組叫Intel 430、440系列。,一、總線的仲裁,連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)（

18、如CPU即可作主方也可作從方；而存儲(chǔ)器只能作從方）。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可有多個(gè)從方。 為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問題，必須具有總線仲裁部件，按一定的優(yōu)先級(jí)順序選擇其中一個(gè)主設(shè)備作為總線的下一次主方。 按照總線仲裁電路的位置不同，可分為集中式仲裁和分布式仲裁兩種仲裁方式。,,,1、集中式仲裁 此方式中每個(gè)功能模塊有兩條線連到中央仲裁器：一是送往仲裁器的總線請(qǐng)求信號(hào)線BR，一是仲裁器送出的總線授權(quán)信號(hào)線BG。 1）、鏈?zhǔn)讲樵兎绞? 主要特點(diǎn)：總線授權(quán)信號(hào)BG串行地從一個(gè)I/O接口傳送到下一

19、個(gè)I/O接口。若BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，這意味著該I/O接口就獲得了總線控制權(quán)，并建立總線忙BS信號(hào)，表示它占用了總線。（如圖示）,,顯然，在查詢鏈中離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)。 優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，且易擴(kuò)充設(shè)備。缺點(diǎn)：對(duì)查詢鏈的電路故障很敏感；查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，那么優(yōu)先級(jí)低的設(shè)備可能長(zhǎng)期不能使用總線。,,2）、計(jì)數(shù)器定時(shí)查詢方式,總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)后，在BS線為0的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。當(dāng)

20、地址線上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置BS為1，獲得了總線使用權(quán)，此時(shí)終止計(jì)數(shù)查詢。此方式比較靈活。,3）、獨(dú)立請(qǐng)求方式 此方式中，每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。中央仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。 響應(yīng)時(shí)間快，對(duì)優(yōu)先次序的控制相當(dāng)靈活。當(dāng)代總線標(biāo)準(zhǔn)普遍采用此方式。,,,2、分布式仲裁 分布式仲裁不需要中央仲裁器，而是將控制邏輯分散在與總線連接的各個(gè)部件或設(shè)備上。,,二、總線的定時(shí),總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段： 申請(qǐng)分

21、配階段：由需要使用總線的主方提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)并授予某一申請(qǐng)者； 尋址階段：取得了總線使用權(quán)的主方，通過總線發(fā)出從模塊的地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主從模塊交換數(shù)據(jù)，數(shù)據(jù)由主方發(fā)出經(jīng)數(shù)據(jù)總線流入從方； 結(jié)束階段：主模塊的有關(guān)信息均從總線上撤除，讓出總線控制權(quán)。 為了同步主從雙方的操作，必須制訂定時(shí)協(xié)議：即各事件出現(xiàn)在總線上的時(shí)序關(guān)系。,,1、同步定時(shí) 在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由統(tǒng)一的總線時(shí)鐘信號(hào)來確定。下圖為一個(gè)讀數(shù)據(jù)的同步時(shí)序例子。,所有事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，大多數(shù)事件只占據(jù)單一時(shí)鐘周期。,CPU首先發(fā)

22、出讀命令并將地址放到地址線上，亦可發(fā)出一個(gè)啟動(dòng)信號(hào)，指明控制信息和地址信息已出現(xiàn)在總線上。,從方識(shí)別地址碼，經(jīng)一個(gè)時(shí)鐘周期延遲后，將數(shù)據(jù)和認(rèn)可信息放到總線上，被CPU讀取。,,同步定時(shí)具有較高的傳輸頻率，適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況。 由于同步總線必須按最慢的模塊來設(shè)計(jì)公共時(shí)鐘，當(dāng)各模塊存取時(shí)間相差很大時(shí)，會(huì)大大損失總線效率。,,2、異步定時(shí) 在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。它不需要統(tǒng)一的公共時(shí)鐘信號(hào)，總線周期長(zhǎng)度可變。下圖為讀數(shù)據(jù)的異步時(shí)序。,CPU發(fā)出讀命令和存儲(chǔ)器地址信號(hào)，經(jīng)一段時(shí)延，待信號(hào)穩(wěn)定

23、后，它啟動(dòng)主同步MSYN信號(hào)，這個(gè)信號(hào)引發(fā)存儲(chǔ)器以從同步SSYN信號(hào)予以響應(yīng)，并將數(shù)據(jù)放到數(shù)據(jù)線上。,SSYN信號(hào)使CPU讀數(shù)據(jù)，然后撤消MSYN信號(hào)，MSYN信號(hào)的撤消又使SSYN信號(hào)撤消，最后地址線、數(shù)據(jù)線上不再有有效信號(hào)，于是讀數(shù)據(jù)總線周期結(jié)束。,異步定時(shí)可分為三種類型： 不互鎖方式：主模塊發(fā)出請(qǐng)求信號(hào)后，不等接到從模塊的回答信號(hào)，而是經(jīng)過一段時(shí)間，確認(rèn)從模塊已收到請(qǐng)求信號(hào)后，便撤消其請(qǐng)求信號(hào)；從設(shè)備接到請(qǐng)求信號(hào)后，在條件允許時(shí)發(fā)出回答信號(hào)，并且經(jīng)過一段時(shí)間，確認(rèn)主設(shè)備已收到回答信號(hào)后，自動(dòng)撤消回答信號(hào)。通信雙方并無互鎖關(guān)系。,半互鎖方式：主模塊發(fā)出請(qǐng)求信號(hào)后，待接到從模塊的回答信號(hào)后再

24、撤消其請(qǐng)求信號(hào)，存在簡(jiǎn)單的互鎖關(guān)系；而從模塊發(fā)出回答信號(hào)后，不等待主模塊回答，在一段時(shí)間后便撤消其回答信號(hào)，無互鎖關(guān)系。,全互鎖方式：主模塊發(fā)出請(qǐng)求信號(hào)，待從模塊回答后再撤消其請(qǐng)求信號(hào)；從模塊發(fā)出回答信號(hào)，待主模塊獲知后，再撤消其回答信號(hào)。,,,異步定時(shí)的優(yōu)點(diǎn)是總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間強(qiáng)加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但較復(fù)雜，成本高。,三、總線數(shù)據(jù)傳送模式 當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送：,讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線周期發(fā)出命令和從地址，經(jīng)過一定的延時(shí)再開始數(shù)據(jù)傳

25、送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其它主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周期。,塊傳送操作：只需給出塊的起始地址，然后對(duì)固定長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭搿?duì)于CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度（存儲(chǔ)器字長(zhǎng)）的4倍。,,寫后讀、讀修改寫操作：只給出地址一次，或進(jìn)行先寫后讀操作（用于校驗(yàn)?zāi)康模?，或進(jìn)行先讀后寫操作（用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)）。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。 廣播、廣集操作：允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫操作廣

26、播；與此相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。,習(xí)題,一、選擇題 1、系統(tǒng)總線中控制線的功能是_____。 A 提供主存、I / O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào) B 提供數(shù)據(jù)信息 C 提供時(shí)序信號(hào) D 提供主存、I / O接口設(shè)備的響應(yīng)信號(hào) 2、在______的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址 ，因此可以不使用I / O指令。 A 單總線 B 雙總線 C 三總線 D 多總線,3、系統(tǒng)總線地址的功能是______。 A 選擇主存單元地址； B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備； C 選擇外

27、存地址； D 指定主存和I / O設(shè)備接口電路的地址； 二、填空題 1、當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含_____總線、 ______總線、 ______總線、公用總線。 2、衡量總線性能的重要指標(biāo)是______，它定義為總線本身所能達(dá)到的最高_(dá)_____。,3、微型機(jī)算計(jì)機(jī)的標(biāo)準(zhǔn)總線從16位的______總線，發(fā)展到32位的______總線和______總線，又進(jìn)一步發(fā)展到64位的PCI總線。 4、總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的______，是多個(gè)______部件之間進(jìn)行數(shù)據(jù)傳送的 ______通道 。 5、為了解決多個(gè)______同時(shí)競(jìng)爭(zhēng)總線______，必須具有______部件。 6

28、、總線有______特性，______特性，電氣特性，______特性。 7、當(dāng)代流行的標(biāo)準(zhǔn)總線追求與______、______、______無關(guān)的開發(fā)標(biāo)準(zhǔn)。 8、總線仲裁部件通過采用.______策略或_____策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管______。,9、總線定時(shí)是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂______。通常采用______定時(shí)和______定時(shí)兩種方式。 三、應(yīng)用題 1、總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出讀數(shù)據(jù)的時(shí)序圖來說明 。 2、某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHZ ，求總線帶寬是多少？（2）如果一個(gè)總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ，求總線帶寬是多少？ 3、集中式仲裁有幾種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖。,完,