計算機組成原理課后習(xí)題答案第五版白中英.doc

《計算機組成原理課后習(xí)題答案第五版白中英.doc》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理課后習(xí)題答案第五版白中英.doc（39頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、計算機組成原理 第五版 習(xí)題答案計算機組成原理 第五版 習(xí)題答案第一章1第二章3第三章14第四章19第五章21第六章27第七章31第八章34第九章361第一章1 模擬計算機的特點是數(shù)值由連續(xù)量來表示，運算過程也是連續(xù)的。數(shù)字計算機的主要特 點是按位運算，并且不連續(xù)地跳動計算。模擬計算機用電壓表示數(shù)據(jù)，采用電壓組合和 測量值的計算方式，盤上連線的控制方式，而數(shù)字計算機用數(shù)字 0 和 1 表示數(shù)據(jù)，采用 數(shù)字計數(shù)的計算方式，程序控制的控制方式。數(shù)字計算機與模擬計算機相比，精度高， 數(shù)據(jù)存儲量大，邏輯判斷能力強。2 數(shù)字計算機可分為專用計算機和通用計算機，是根據(jù)計算機的效率、速度、價格、運行 的經(jīng)濟

2、性和適應(yīng)性來劃分的。3 科學(xué)計算、自動控制、測量和測試、信息處理、教育和衛(wèi)生、家用電器、人工智能。4 主要設(shè)計思想是：采用存儲程序的方式，編制好的程序和數(shù)據(jù)存放在同一存儲器中，計 算機可以在無人干預(yù)的情況下自動完成逐條取出指令和執(zhí)行指令的任務(wù)；在機器內(nèi)部， 指令和數(shù)據(jù)均以二進(jìn)制碼表示,指令在存儲器中按執(zhí)行順序存放。主要組成部分有：:運 算器、邏輯器、存儲器、輸入設(shè)備和輸出設(shè)備。5 存儲器所有存儲單元的總數(shù)稱為存儲器的存儲容量。每個存儲單元都有編號，稱為單元 地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字為一條指令，稱為指令字。6 計算機硬件可直接執(zhí)行的每一個基本的算術(shù)運算或邏輯運算操作稱

3、為一條指令，而解算 某一問題的一串指令序列，稱為程序。7 取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù) 據(jù)流。8 半導(dǎo)體存儲器稱為內(nèi)存，存儲容量更大的磁盤存儲器和光盤存儲器稱為外存，內(nèi)存和外 存共同用來保存二進(jìn)制數(shù)據(jù)。運算器和控制器合在一起稱為中央處理器，簡稱 CPU，它 用來控制計算機及進(jìn)行算術(shù)邏輯運算。適配器是外圍設(shè)備與主機聯(lián)系的橋梁，它的作用 相當(dāng)于一個轉(zhuǎn)換器，使主機和外圍設(shè)備并行協(xié)調(diào)地工作。9 計算機的系統(tǒng)軟件包括系統(tǒng)程序和應(yīng)用程序。系統(tǒng)程序用來簡化程序設(shè)計，簡化使用方 法，提高計算機的使用效率，發(fā)揮和擴大計算機的功能用用途；應(yīng)用程序是用戶利用計 算機來

4、解決某些問題而編制的程序。10在早期的計算機中，人們是直接用機器語言來編寫程序的，這種程序稱為手編程序 或目的程序；后來，為了編寫程序方便和提高使用效率，人們使用匯編語言來編寫程序， 稱為匯編程序；為了進(jìn)一步實現(xiàn)程序自動化和便于程序交流，使不熟悉具體計算機的人 也能很方便地使用計算機，人們又創(chuàng)造了算法語言，用算法語言編寫的程序稱為源程序， 源程序通過編譯系統(tǒng)產(chǎn)生編譯程序，也可通過解釋系統(tǒng)進(jìn)行解釋執(zhí)行；隨著計算機技術(shù) 的日益發(fā)展，人們又創(chuàng)造出操作系統(tǒng)；隨著計算機在信息處理、情報檢索及各種管理系 統(tǒng)中應(yīng)用的發(fā)展，要求大量處理某些數(shù)據(jù)，建立和檢索大量的表格，于是產(chǎn)生了數(shù)據(jù)庫 管理系統(tǒng)。11第一級是微

5、程序設(shè)計級，這是一個實在的硬件級，它由機器硬件直接執(zhí)行微指令； 第二級是一般機器級，也稱為機器語言級，它由程序解釋機器指令系統(tǒng)；第三級是操作 系統(tǒng)級，它由操作系統(tǒng)實現(xiàn)；第四級是匯編語言級，它給程序人員提供一種符號形式語 言，以減少程序編寫的復(fù)雜性；第五級是高級語言級，它是面向用戶的，為方便用戶編 寫應(yīng)用程序而設(shè)置的。用一系列的級來組成計算機的接口對于掌握計算機是如何組成的 提供了一種好的結(jié)構(gòu)和體制，而且用這種分級的觀點來設(shè)計計算機對保證產(chǎn)生一個良好 的系統(tǒng)結(jié)構(gòu)也是很有幫助的。12因為任何操作可以由軟件來實現(xiàn)，也可以由硬件來實現(xiàn)；任何指令的執(zhí)行可以由硬 件完成，也可以由軟件來完成。實現(xiàn)這種轉(zhuǎn)化的

6、媒介是軟件與硬件的邏輯等價性。13計算機應(yīng)用和應(yīng)用計算機在概念上是不等價的。 計算機應(yīng)用是計算機學(xué)科與其他學(xué)科相結(jié)合的交叉學(xué)科，是計算機學(xué)科的組成部分，分 為數(shù)值計算和非數(shù)值應(yīng)用兩大領(lǐng)域。 應(yīng)用計算機是借助計算機為實現(xiàn)特定的信息系統(tǒng)功能的手段。在計算機系統(tǒng)的層次結(jié)構(gòu) 中，應(yīng)用計算機是多級計算機系統(tǒng)層次結(jié)構(gòu)的最終目標(biāo)，是高級語言級之上的服務(wù)層次。38第二章1（1） -35 =（100011）2-35原 = 10100011-35補 = 11011100-35反 = 11011101（2）127原01111111 127反01111111 127補01111111（3） -127 =（111111

7、1）2-127原 = 11111111-127補 = 10000001-127反 = 10000000（4） -1 =（00000001）2-1原 = 10000001-1補 = 11111111-1反 = 111111102x補 = a0. a1a2a6解法一、（1） 若 a0 = 0, 則 x 0, 也滿足 x -0.5此時 a1a6 可任意（2） 若 a0 = 1, 則 x -0.5, 需 a1 = 1即 a0 = 1, a1 = 1, a2a6 有一個不為 0解法二、-0.5 = -0.1(2) = -0.100000 = 1, 100000（1） 若 x = 0, 則 a0 = 0,

8、 a1a6 任意即可x補 = x = a0. a1a2a6（2） 若 x -0.5只需-x 0 x補 = -x, 0.5補 = 01000000即-x補 01000000a0 * a1 * a2 a6 + 1 01000000a0 * a1 * a2 a6 11000000EsE1E8MsM21M0即 a0a1 = 11, a2a6 不全為 0 或至少有一個為 1（但不是“其余取 0”） 3字長 32 位浮點數(shù)，階碼 8 位，用移碼表示，尾數(shù) 23 位，用補碼表示，基為 2（1） 最大的數(shù)的二進(jìn)制表示E = 11111111Ms = 0, M = 111（全 1）1 11111111 0111

9、1111111111111111111（2） 最小的二進(jìn)制數(shù)E = 11111111Ms = 1, M = 000（全 0）1 11111111 1000000000000000000000（3） 規(guī)格化范圍正最大E = 111， M = 111， Ms = 078 個22 個即： 22 -1 (1- 2-22 )正最小E = 000， M = 1000， Ms = 08 個21 個7-1即： 2-2 2負(fù)最大E = 000， M = 0111， Ms = 18 個21 個7-1-22（最接近 0 的負(fù)數(shù)）即： -2-2 (2+ 2)負(fù)最小E = 111， M = 000， Ms =18 個2

10、2 個7即： 22 -1 (-1)7規(guī)格化所表示的范圍用集合表示為：-2712 1222-27 2 2-, 2 - (1- 2-) U 2 -1 (-1) , -27 (2-1 + 2-22 ) 4在 IEEE754 標(biāo)準(zhǔn)中，一個規(guī)格化的 32 位浮點數(shù) x 的真值表示為：(-1)sX =（1.M）2-22E -127（1）27/64=0.011011=1.1011E= -2+127 = 125= 0111 1101S= 0M= 1011 0000 0000 0000 0000 000最后表示為：0 01111101 101100000000000000000002-2（2）-27/64=-0

11、.011011=1.1011E= -2+127 = 125= 0111 1101S= 1M= 1011 0000 0000 0000 0000 000最后表示為：1 01111101 101100000000000000000005（1）用變形補碼進(jìn)行計算： x補=00 11011 y補=00 00011x補 =00 11011y補 =+ 00 00011 x+y補=00 11110結(jié)果沒有溢出，x+y=11110(2) x補=00 11011 y補=11 01011x補 =00 11011y補 =+ 11 01011 x+y補=00 00110結(jié)果沒有溢出，x+y=00110（3）x補=11

12、 01010 y補=11 111111x補 =00 01010y補 =+ 00 11111x+y補=11 01001結(jié)果沒有溢出，x+y=101116x-y補=x補+-y補（1）x補=00 11011-y補=00 11111x補 =00 11011-y補 =+ 00 11111x-y補=01 11010結(jié)果有正溢出，xy=11010（2）x補=00 10111-y補=11 00101x補 =00 10111-y補 =+ 11 00101x-y補=11 11100結(jié)果沒有溢出，xy=00100（3）x補=00 11011-y補=00 10011x補 =00 11011-y補 =+ 00 1001

13、1x-y補=01 01110結(jié)果有正溢出，xy=100107（1） 用原碼陣列乘法器：x原=0 11011 y原=1 11111因符號位單獨考慮，|x|=11011 |y|=1111111011)1111111011110111101111011110111101000101xy原=1 1101000101用補碼陣列乘法器：x補=0 11011 y補=1 00001乘積符號位為：1|x|=11011 |y|=1111111011)1111111011110111101111011110111101000101xy補=1 0010111011(2) 用原碼陣列乘法器：x原=1 11111 y原=

14、1 11011因符號位單獨考慮，|x|=11111 |y|=1101111111)1101111111111110000011111111111101000101xy原=0 1101000101用補碼陣列乘法器：x補=1 00001 y補=1 00101乘積符號位為：1|x|=11111 |y|=1101111111)1101111111111110000011111111111101000101xy補=0 11010001018(1) x原=x補=0 11000-y補=1 00001被除數(shù) X0 11000+-|y|補1 00001-余數(shù)為負(fù) 1 11001 q0=0左移 1 10010+|

15、y|補0 11111-余數(shù)為正 0 10001 q1=1左移 1 00010+-|y|補1 00001-余數(shù)為正 0 00011 q2=1左移 0 00110+-|y|補1 00001-余數(shù)為負(fù) 1 00111 q3=0左移 0 01110+|y|補0 11111-余數(shù)為負(fù) 1 01101 q4=0左移 0 11010+|y|補0 11111-余數(shù)為負(fù) 1 11001 q5=0+|y|補0 11111-余數(shù) 0 11000故 xy原=1.11000 即 xy= 0.11000余數(shù)為 0 11000(2)x補=0 01011-y補=1 00111被除數(shù) X0 01011+-|y|補1 00111

16、-余數(shù)為負(fù) 1 10010 q0=0左移 1 00100+|y|補0 11001-余數(shù)為負(fù) 1 11101 q1=0左移 1 11010+|y|補0 11001-余數(shù)為正 0 10011 q2=1左移 1 00110+-|y|補1 00111-余數(shù)為正 0 01101 q3=1左移 0 11010+-|y|補1 00111-余數(shù)為正 0 00001 q4=1左移 0 00010+-|y|補1 00111-余數(shù)為負(fù) 1 01001 q5=0+|y|補0 11001-余數(shù) 0 00010 xy= 0.01110余數(shù)為 0 000109(1)x = 2-011*0.100101, y = 2-010

17、*(-0.011110) x浮 = 11101,0.100101y浮 = 11110,-0.011110Ex-Ey = 11101+00010=11111x浮 = 11110,0.010010(1)x+y0 0. 0 1 0 0 1 0 (1)+1 1. 1 0 0 0 1 01 1. 1 1 0 1 0 0 (1)規(guī)格化處理:1.010010階碼11100 x+y= 1.010010*2-4 = 2-4*-0.101110 x-y0 0. 0 1 0 0 1 0 (1)+0 0. 0 1 1 1 1 00 0 1 1 0 0 0 0 (1)規(guī)格化處理:0.110000階碼 11110 x-y

18、=2-2*0.110001(2) x = 2-101*(-0.010110), y = 2-100*0.010110 x浮= 11011,-0.010110y浮= 11100,0.010110Ex-Ey = 11011+00100 = 11111x浮= 11100,1.110101(0)x+y1 1. 1 1 0 1 0 1+0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1規(guī)格化處理:0.101100階碼 11010 x+y= 0.101100*2-6x-y1 1.1 1 0 1 0 1+1 1.1 0 1 0 1 01 1.0 1 1 1 1 1規(guī)格化處理:1.011111階

19、碼11100 x-y=-0.100001*2-410(1) Ex = 0011, Mx = 0.110100 Ey = 0100, My = 0.100100 Ez = Ex+Ey = 0111Mx*My0. 1 1 0 1*0.1 0 0 10 1 1 0 10 0 0 0 00 0 0 0 00 1 1 0 10 0 0 0 00 0 1 1 1 0 1 0 1規(guī)格化：26*0.111011 (2)Ex = 1110,Mx = 0.011010Ey = 0011,My = 0.111100Ez = Ex-Ey = 1110+1101 = 1011 Mx補 = 00.011010My補 =

20、00.111100, -My補 = 11.0001000 0 0 1 1 0 1 0+-My1 1 0 0 0 1 0 01 1 0 1 1 1 1 001 0 1 1 1 1 0 0+My0 0 1 1 1 1 0 01 1 1 1 1 0 0 00.01 1 1 1 0 0 0 0+My0 0 1 1 1 1 0 00 0 1 0 1 1 0 00.010 1 0 1 1 0 0 0+-My1 1 0 0 0 1 0 00 0 0 1 1 1 0 00.0110 0 1 1 1 0 0 0+-My1 1 0 0 0 1 0 01 1 1 1 1 1 0 00.01101 1 1 1 1 0

21、 0 0+My0 0 1 1 1 1 0 00 0 1 1 0 1 0 00.011010 1 1 0 1 0 0 0+-My1 1 0 00 1 0 00 0 1 0 1 10 00.0110111商 = 0.110110*2-6,余數(shù)=0.101100*2-64 位加法器如上圖，Ci = Ai Bi + Ai Ci-1 + Bi Ci-1= Ai Bi + ( Ai + Bi )Ci-1= Ai Bi + ( Ai Bi )Ci-1(1)串行進(jìn)位方式C2=G2+P2C1G2=A2B2P2=A2B2C3=G3+P3C2G3=A3B3P3=A3B3C4=G4+P4C3G4=A4B4P4=A4B

22、4C1 = G1+P1C0其中：G1 = A1B1P1 = A1B1（A1B1 也對）(2)并行進(jìn)位方式 C1 = G1+P1C0C2 = G2+P2G1+P2P1C0C3 = G3+P3G2+P3P2G1+P3P2P1C0C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C012(1)組成最低四位的 74181 進(jìn)位輸出為：C4 = Cn+4 = G+PCn = G+PC0， C0 為向第 0 位進(jìn)位 其中，G = y3+y2x3+y1x2x3+y0 x1x2x3，P = x0 x1x2x3，所以C5 = y4+x4C4C6 = y5+x5C5 = y5+x5y4+x

23、5x4C4(2)設(shè)標(biāo)準(zhǔn)門延遲時間為 T，“與或非”門延遲時間為 1.5T，則進(jìn)位信號 C0，由最低位傳 送至 C6 需經(jīng)一個反相器、兩級“與或非”門，故產(chǎn)生 C0 的最長延遲時間為T+2*1.5T = 4T(3)最長求和時間應(yīng)從施加操作數(shù)到 ALU 算起：第一片 74181 有 3 級“與或非”門（產(chǎn) 生控制參數(shù) x0, y0, Cn+4），第二、三片 74181 共 2 級反相器和 2 級“與或非”門（進(jìn) 位鏈），第四片 74181 求和邏輯（1 級與或非門和 1 級半加器，設(shè)其延遲時間為 3T）， 故總的加法時間為：t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T13

24、設(shè)余三碼編碼的兩個運算數(shù)為 Xi 和 Yi，第一次用二進(jìn)制加法求和運算的和數(shù)為 Si，進(jìn) 位為 Ci+1，校正后所得的余三碼和數(shù)為 Si，進(jìn)位為 Ci+1，則有：Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si = Si3Si2Si1Si0Ci+1si3si2si1si0十進(jìn)校正FAFAFAFA+3Vsi3si2si1si0FAFAFAFA二進(jìn)加法Xi3 Yi3Xi2 Yi2Xi1 Yi1Xi0 Yi0當(dāng) Ci+1 = 1 時，Si = Si+0011當(dāng) Ci+1 = 0 時，Si = Si+1101并產(chǎn)生 Ci+1根據(jù)以上分析，可畫出余三碼編碼的十進(jìn)制加法器單元電

25、路如圖所示。14 Si=AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi圖如下：Si1&AiBiCi15設(shè)計思想：電路由三部分構(gòu)成：ALU 完成定點加減法運算和邏輯運算，專用的陣列乘 法器完成乘法運算，專用的陣列除法器完成除法操作。邏輯圖可參考主教材圖 2.7 和圖 2.9。 16設(shè)計思想：因為有八種運算，所以控制信號采用三位，S0,S1,S2。加法和減法操作利用4 位補碼加減法器完成；加 1 操作可以單獨設(shè)計電路實現(xiàn)，也可以將被加數(shù)強制為1 利用 加減法器實現(xiàn)；傳送操作可以利用加減法器實現(xiàn)，第二加數(shù)強制為 0；邏輯乘和取反操作可 設(shè)計單獨的邏輯運算電路，用與門和反相器實現(xiàn)；取補電

26、路單獨設(shè)計，參見主教材圖 2.6； 乘法操作可單獨設(shè)計高速乘法器，電路參見主教材圖 2.7。17. 設(shè)計思想：將 74181 的 S3S0 及 M 等五個控制信號縮減為 S2S0 三根信號，主教材 表 2.5（功能表中的算術(shù)運算和邏輯運算相應(yīng)進(jìn)行簡化，去除冗余操作和可替代操作：000: 邏輯 0001: AB010: A+B011: AB100: A 加 B101: A 減 B 減 1110: A 加 A111: A其中，000011 為四種邏輯運算，100111 為四種算術(shù)運算。根據(jù)功能表可以很容易地設(shè) 計出簡化的函數(shù)發(fā)生器。第三章1. (1) 220 * 32 = 4M字節(jié)81024K *

27、 32(2)= 2 * 4 = 8片512K * 8(3)1 位地址作芯片選擇2. (1)226 / 224 =4（塊）(2) ( 224 / 222 )(64 位/8 位)=32（片）(3)主存共需 DRAM 芯片為：432=128 (片)每個內(nèi)存條有 32 片 DRAM 芯片，容量為 16M64 位，需 24 根地址線(A23A0)完成內(nèi) 存條內(nèi)存儲單元尋址。一共有 4 塊內(nèi)存條，采用 2 根高位地址線(A25A24)，通過 2：4 譯 碼器譯碼產(chǎn)生片選信號對各模塊板進(jìn)行選擇。3. (1)根據(jù)題意，存儲總?cè)萘繛?64KB，故地址總線需 16 位?，F(xiàn)使用 16K*8 位 DRAM 芯片， 共

28、需 16 片。芯片本身地址線占 14 位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整 個存儲器，其組成邏輯圖如圖所示，其中使用一片 2：4 譯碼器。(2)根據(jù)已知條件，CPU 在 1us 內(nèi)至少訪存一次，而整個存儲器的平均讀/寫周期為 0.5us， 如果采用集中刷新，有 64us 的死時間，肯定不行如果采用分散刷新，則每 1us 只能訪存一次，也不行所以采用異步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩陣存儲元構(gòu)成，刷新時只對 128 行進(jìn)行異步方 式刷新，則刷新間隔為 2ms/128 = 15.6us，可取刷新信號周期 15us。刷新一遍所用時間15us128

29、1.92msCS3CS2CS1CS0A13A0D0D72：4 譯碼器A14A151024K * 324. (1)= 32片128K * 8(2)A0A16CPUD0D31A17A19Y1Y2Y3Y4Y5Y6Y7Y83:8譯碼器(3)如果選擇一個行地址進(jìn)行刷新，刷新地址為 A0-A8，因此這一行上的 2048 個存儲元同 時進(jìn)行刷新，即在 8ms 內(nèi)進(jìn)行 512 個周期。刷新方式可采用：在 8ms 中進(jìn)行 512 次刷 新操作的集中刷新方式，或按 8ms/512 = 15.5us 刷新一次的異步刷新方式。5. 所設(shè)計的存儲器單元數(shù)為 1M，字長為 32，故地址長度為 20 位（A19A0），所用

30、芯片存儲單元數(shù)為 256K，字長為 16 位，故占用的地址長度為 18 位（A17A0）。由此可用位并 聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個存儲器，共 8 片 RAM 芯片，并使用一 片 2：4 譯碼器。其存儲器結(jié)構(gòu)如圖所示。A19Y0AY118Y2Y3CS 0 CS 3D31D16(高16位)CPU256k*16256k*16CS 0CS 0CS1W / RW / RCS1CS 2CS 2CS 3A17A16CS 3W / R6.（1）系統(tǒng) 16 位數(shù)據(jù)，所以數(shù)據(jù)寄存器 16 位（2）系統(tǒng)地址 128K217，所以地址寄存器 17 位（3） 共需要 8 片（4） 組成框圖如下D15D

31、0(低16位)CPU地址 寄存器32K*832K*832K*832K*832K*832K*832K*832K*8數(shù)據(jù) 寄存器CS3CS2CS1CS02:4譯碼器7.(1)組內(nèi)地址用 A12A0A15A16CS0 CS3(2)小組譯碼器使用 3：8 譯碼器(3)RAM1RAM5 各用兩片 8K*8 的芯片位并聯(lián)連接ROMRAM1RAM2RAM3RAM4RAM50000H4000H6000H8000H A000H C000H E000HROMRAM8K*8RAM 8K*8RAM 8K*8RAM 8K*8A0A12RAM 8K*8CPURAM 8K*8RAM 8K*8RAM 8K*8RAM 8K*8

32、D0D15RAM 8K*8A13A153:8譯碼器8.順序存儲器和交叉存儲器連續(xù)讀出 m = 8 個字的信息總量都是：q = 64 位*8 = 512 位順序存儲器和交叉存儲器連續(xù)讀出 8 個字所需的時間分別是：t1 = mT = 8*100ns = 8*10-7s2t = T + (m - 1)t = 100ns + 7 * 50ns = 450ns = 4.5 *10-7 ns順序存儲器和交叉存儲器的帶寬分別是：W1 = q / t1= 512 (8 *10-7 ) = 64 107 位 / sW2 = q / t2= 512 (4.5 *10-7 ) = 113.8 107 位 / s9

33、. cache 的命中率H =N cN c + N m=2420= 0.9682420 + 80r = TmTccache/主存系統(tǒng)效率 e 為= 240 = 640e =1r + (1 - r)H*100% =16 + (1 - 6) * 0.968*100% = 86.2%平均訪問時間 Ta 為T = Tcae=40ns 0.862ns= 46.4ns10. h*tc+(1-h)*tm = tah = ta - tmtc - tm= 50 - 200 = 93.75%40 - 20011.設(shè)取指周期為 T，總線傳送周期為，指令執(zhí)行時間為 t0 (1)t = (T+5+6t0)*80 = 8

34、0T+400+480 t0(2) t = (T+7+8t0)*60 = 60T+420+480 t0故不相等。12.D第四章1.不合理。指令最好半字長或單字長，設(shè) 16 位比較合適。2.70 條指令，所以操作碼至少為 7 位。 雙操作數(shù)指令格式可以為：71212單操作數(shù)指令格式可以為：725無操作數(shù)指令格式可以為：73.(1)RR 型指令 (2)寄存器尋址 (3)單字長二地址指令(4)操作碼字段 OP 可以指定 26=64 種操作4.(1)雙字長二地址指令，用于訪問存儲器。操作碼字段可指定 64 種操作。(2)RS 型指令，一個操作數(shù)在通用寄存器（共 16 個），另一個操作數(shù)在主存中。(3)有

35、效地址可通過變址尋址求得，即有效地址等于變址寄存器（共 16 個）內(nèi)容加上位移 量。5.(1)雙操作數(shù)指令 (2)23=8 種尋址方式(3)24=16 種操作6.(1)直接尋址方式 (2)相對尋址方式 (3)變址尋址方式 (4)基址尋址方式 (5)間接尋址方式 (6)基址間接尋址方式7.40 條指令至少需要操作碼字段 6 位，所以剩下的長度為 26 位。主存的容量為 64M 字，則 設(shè)尋址模式（X）2 位，格式如下：3126 25 24 230OPXDX= 0 0 直接尋址 有效地址 E=DX= 0 1 立即尋址 D 字段為立即數(shù)X= 1 0 變址尋址 有效地址 E= (RX)D （可尋址 6

36、4M 個存儲單元）X= 1 1 相對尋址 有效地址 E=（PC）D （可尋址 64M 個存儲單元）其中 RX 為變址寄存器（32 位），PC 為程序計數(shù)器（32 位）。在相對尋址時，位移量 D可正可負(fù)。8.(1)50 種操作碼占 6 位，4 種尋址方式占 2 位。以單地址指令為例：OP（6）X（2）D（24）X = 00寄存器尋址方式。D 字段實際使用 4 比特選擇 16 個通用寄存器。X = 01寄存器間接尋址方式。D 字段實際使用 4 比特選擇 16 個通用寄存器。E= (RX)。 X = 10立即尋址方式。D 字段給出 24 位立即數(shù)。X = 11直接尋址方式。D 字段給出 24 位內(nèi)存

37、地址。E = D。(2) 尋址模式字段變成 3 位，可以支持更多的尋址方式?？稍黾酉鄬ぶ贩绞剑溆行У?址 E = PC+D；還可使用內(nèi)存間接尋址，此時有效地址 E = （D）。9. 16 個通用寄存器占 4 位，64 種操作占 6 位，剩下 22 位用于存儲器地址，OP（6）R（4）D（22）采用 R 為基址寄存器尋址，地址（R）D 當(dāng)基址最大，D 也是最大的時候，尋址能力最大 而寄存器是 32 位的，故最大存儲空間是 232222 = 4GB4MB。10. 表 4.9 的指令數(shù)為 29，則指令的操作碼至少為 5 位。設(shè)這些指令支持立即尋址、寄存器 尋址、直接尋址、堆棧尋址、相對尋址、內(nèi)存

38、間接尋址、寄存器間接尋址、變址尋址、 基址尋址等 9 種尋址方式。并設(shè)計算機字長為 32 位：64848OP目標(biāo)尋址方式目標(biāo)操作數(shù)源尋址方式源操作數(shù)11.C12.(1)寄存器 (2)寄存器間接 (3)立即(4)直接 (5)相對、基址、變址第五章1. （1）IR、(2)AR、(3)DR、通用寄存器2. STOR1，(R2)PC-ARPC0, G, ARiM-DRDR-IRR/W =R DR0, G, ARiR2-ARR1-DRR20, G, ARi R10, G, DRiDR-MR/W =W3. LAD(R3), R0PC-ARM-DRDR-IRR3-ARM-DRR30, G, ARiDR-R0

39、R/W =R DR0, G, R0i4.T1T2T3T4T5SETDQQCLRSETDQQCLRC1C2RSETDQQCLRSETDQQCLRC3C4+5V23fSETQQCLRCLRCDS5脈沖 時鐘源f5.節(jié)拍脈沖 T1，T2，T3 的寬度實際上等于時鐘脈沖的周期或是它的倍數(shù)。此處 T1 = T2 = 200ns,1T3 = 400ns，所以主脈沖源的頻率應(yīng)為 f= 5MHz 。T為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫出了題目要求 的邏輯電路圖與時序信號關(guān)系圖。根據(jù)時序信號關(guān)系，T1，T2，T3 三個節(jié)拍脈沖的邏輯表 達(dá)式如下：T1 = C1 * C2T2 =

40、C2T3 = T1T1 用與門實現(xiàn)，T2 和 T3 則用 C2 的 Q 端和 C1 的 Q 端加非門實現(xiàn)，其目的在于保持信號輸 出時延時間的一致性并與環(huán)形脈沖發(fā)生器隔離。T3T2T1QQQQQQRSETDCLRSETDCLRSETDCLRC1C2C3+5V23fSETQQCLRCLRCDS4脈沖 時鐘源f123456fC4 C1 C2 C3 T1 T2T36. (80 * 3 + 1) * 32 = 964字節(jié)87. M = GS3 = H+D+FS2 = A+B+H+D+E+F+G S1 = A+B+F+GC = H+D+Ey+Fy+G8. 經(jīng)分析，（d, i, j）和（e, f, h）可分

41、別組成兩個小組或兩個字段，然后進(jìn)行譯碼，可得六 個微命令信號，剩下的 a, b, c, g 四個微命令信號可進(jìn)行直接控制，其整個控制字段組成如 下：* * * * * *a b c g01d 01e 10 i10 f11 j11 h9. P1 = 1，按 IR6、IR5 轉(zhuǎn)移P2 = 1，按進(jìn)位 C 轉(zhuǎn)移 微地址轉(zhuǎn)移邏輯圖：A8A7A6QQQQQQSC1C2C3DDDT2AR8AR7AR6(1)IR6IR5T4PP(2)IR410. (1)將 C，D 兩個暫存器直接接到 ALU 的 A，B 兩個輸入端上。與此同時，除 C，D 外， 其余 7 個寄存器都雙向接到單總線上。移位器IRR0MDR1A

42、LU+1PCRAB+1MC R2D R3MAR(2)MMDRIR,PC+1取指測試R1MDRMMDRCR2MDRMMDRDC+DMDRMDRM,R2DD+1R2PCMAR取源操作數(shù)取目的操作數(shù)加 存回 修改送回繼指令地址11. (1)假設(shè)判別測試字段中每一位作為一個判別標(biāo)志，那么由于有 4 個轉(zhuǎn)移條件，故該字段為 4 位。下地址字段為 9 位，因為控存容量為 512 單元。微命令字段則是（48-4-9）=35 位。(2)對應(yīng)上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對應(yīng)下地 址字，P 字段即為判別測試字段，控制字段即為微命令字段，后兩部分組成微指令寄 存器。地址轉(zhuǎn)移邏輯的輸

43、入是指令寄存器的 OP 碼、各種狀態(tài)條件以及判別測試字段 所給的判別標(biāo)志（某一位為 1），其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實現(xiàn)微 程序的分支轉(zhuǎn)移。就是說，此處微指令的后繼地址采用斷定方式。指令寄存器IROP狀態(tài)條件地址譯碼控制存儲器微地址寄存器地址轉(zhuǎn)移 邏輯微命令信號P字段控制字段12. (1) 流水 線的操 作周 期應(yīng)按 各步 操作的 最大 時間來 考慮 ，即流 水線 時鐘周 期性 t = maxt i = 100ns(2)遇到數(shù)據(jù)相關(guān)時，就停頓第 2 條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲 2 個時鐘周期。(3)如果在硬件設(shè)計上加以改進(jìn)，如采用專用通路技術(shù)，就可使

44、流水線不發(fā)生停頓。13. (1)空間SWB MEM EX1 2 3 4 515 16 17 18 19 201 23 4 5201 23 4 520ID1 23 4 5 20IF1 23 4 5201 23 4 5200 t1 t2 t3 t4 t5 t6 t7 t8 t9t19 t20時間T(2) H =n(K + n - 1)t=20(5 + 20 - 1) *100 *10-9= 8.33 *106 條 / 秒(3) S = TsTp=ntK(K + n - 1)t=20 * 520 + 5 - 1= 4.1714.空間SWB EX ID IFI1I2I1I2I1I2I1I2非 流 水

45、線 時時間T 間1 2 3 4 5 6 7 8圖空間SWBI1 I2流I3 I4 I5水EXIDIF I1I1 I2I1 I2 I3 I2 I3 I4I3 I4 I5I4 I5 I5線 時時間T 間 圖1 2 3 4 5 6 7 8如上兩圖所示，執(zhí)行相同的指令，在 8 個單位時間內(nèi)，流水計算機完成 5 條指令，而非流水計算機只完成 2 條，顯然，流水計算機比非流水計算機有更高的吞吐量。15. 證：設(shè) n 條指令，K 級流水，每次流水時間 則用流水實現(xiàn)Tp = K+(n1) Hp = nTp非流水實現(xiàn)Ts = KnHs = nTsnHp = Tp= Ts=Knt=Kn=K Hsn TsTpKt

46、+ (n -1)tK + n - 1K - 1 + 1nn-時， n=1 時，Hp - HsHp = 1 ， 則可見 n1 時 TsTp，故流水線有更高吞吐量Hs16.(1)寫后讀RAW(2)讀后寫WAR (3)寫后寫WAW17.(1)譯碼段I1I2I2I3I4I5I6I6執(zhí)行段I1I2I2 I4I3I5I4I3I6I3I6寫回段I1I2I 3I4I5I6取/存 加法器 乘法器(2)I1FI2FDEWDEEWI3FI4FDEEEWDEEWI5FDEWI6FDEEW第六章1. 單總線結(jié)構(gòu)：它是一組總線連接整個計算機系統(tǒng)的各大功能部件，各大部件之間的所有 的信息傳送都通過這組總線。其結(jié)構(gòu)如圖所示。

47、單總線的優(yōu)點是允許 I/O 設(shè)備之間或 I/O 設(shè)備與內(nèi)存之間直接交換信息，只需 CPU 分配總線使用權(quán)，不需要 CPU 干預(yù)信息的交換。 所以總線資源是由各大功能部件分時共享的。單總線的缺點是由于全部系統(tǒng)部件都連接在 一組總線上，所以總線的負(fù)載很重，可能使其吞量達(dá)到飽和甚至不能勝任的程度。故多為 小型機和微型機采用。系統(tǒng)總線CPU內(nèi)存設(shè)備接口設(shè)備接 口多總線結(jié)構(gòu)： 多總線系統(tǒng)結(jié)構(gòu)是通過橋，CPU 總線，系統(tǒng)總線和高速總線彼此相連，各 大部件的信息傳送不是只通過系統(tǒng)總線；體現(xiàn)了高速，中速，低速設(shè)備連接到不同的總線 上同時進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。2. (1)簡化了硬件的設(shè)計。從硬件的角度看，面向總線是由總線接口代替了專門的 I/O 接口， 由總線規(guī)范給出了傳輸線和信號的規(guī)定，并對存儲器、I/O 設(shè)備和 CPU 如何掛在總線上 都作了具體的規(guī)定，所以，面向總線的微型計算機設(shè)計只要按照這些規(guī)定制作 CPU 插 件、存儲器插件以及 I/O 插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操 作。(2)簡化了系統(tǒng)結(jié)構(gòu)。整個系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系