計算機組成原理第2章.ppt

《計算機組成原理第2章.ppt》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理第2章.ppt（20頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、運算方法和運算器,Intel,第二章,2.3 定點乘法運算 2.3.1 原碼并行乘法,1. 補碼與真值的轉(zhuǎn)換公式： 補碼乘法因符號位參與運算，可以完成補碼數(shù)的“直 接”乘法，而不要求補級。因而大大加速了乘法過程。 對于計算補碼數(shù)的數(shù)值來說，較好的表示方法是使 補碼的位置有一個 帶負權(quán)的符號和帶正數(shù)的系數(shù)。 一個定點補碼整數(shù)： X補= an -1an-2 a1a0 其 an-1 中是符號位。,N=,+ an-12i,n-2,i=0,1 + （1 ai ） 2i,n-2,i=0,,,,如果把負數(shù)因數(shù) 2 n -1強加到符號位an -1上，可把上式合并表達為： N= an-

2、1 2 n -1+ ai 2i 習慣上把補碼數(shù) N補= an -1an-2 a1a0 + 1 式子兩邊同乘 1，可證明 N補： N= （1 an -1） 2 n -1 + （1 ai ） 2i + 1 例題：已知N補= （0 1111 ）2， N補= （1 1011 ） 2 求各真值。,,,n-2,i=0,,,,,,,,,,,n-2,i=0,,,2. 一般化的全加器形式： 常規(guī)的一位全加器可假定它的3個輸入和2個輸出都是正數(shù)。這種加法器通過正數(shù)或負數(shù)加到輸入/輸出端，可以歸納四類加法單元。 類命名：包含負數(shù)輸入的個數(shù)來命名。 對 0 類、3類：S=X Y Z+X Y

3、 Z+X Y Z+X Y Z C=X Y+Y Z+Z X 對 1 類、2類：S=X Y Z+X Y Z+X Y Z +X Y Z C=X Y+X Z+Y Z 由于表達式有兩級與 或形式，延遲時間為 2T。 如果想要看它們的名稱和邏輯符號請按此圖標,,,,,,,,,,,,,,,,,,,,,,,0,,,X,Y,Z,C,S,,,,1,,,X,Y,Z,C,S,,,,,,2,,,X,Y,Z,C,S,,,,,,3,,X,Y,Z,C,S,,,,,,,,,,,,,,,,,,,下一張,返回,,,,3. 直接補碼陣列乘法器 利用混合型的全加器就可以構(gòu)成直接補碼陣列乘法器。設(shè)被乘數(shù)A

4、和乘數(shù)B是兩個 5位的二進制補碼數(shù)，即： A=（a4）a3a2a1a0， B=（b4）b3b2b1b0， 它們具有帶負權(quán)的符號位和，并用括號標注。如果我們用括號來標注負的被加項，例如（aibi），那么A和B相乘過程中所包含的操作步驟如下一頁矩陣所示： 請點擊此圖標,（a4） a3 a2 a1 a0 = A * ） （b4） b3 b2 b1 b0 = B （a4 b0 ） a3 b0 a2b0 a1b0 a0b0 （a4 b1） a3 b1 a2b1 a1b1

5、 a0b1 （a4 b2 ） a3 b2 a2b2 a1b2 a0b2 （a4 b3 ） a3 b3 a2b3 a1b3 a0b3 +）（a4 b4 ） a3 b4 a2b4 a1b4 a0b4 p9 p8 p7 p6 p5 p4 p3 p2 p1 p0,,,下一張,返回,,,,,,,,此圖是5 位乘 5 位的直接補碼陣列乘法器邏輯原理圖,a0b1,,0,,a1b0,,0,a1b1,,0,,a2b0,,0,a2b1,,0,,a3b0,,0,a3b1,,0,,a4b0,0,a0b2,,0,,,

6、0,a1b2,,0,,,a3b2,,0,,,,0,,a2b2,a0b0,,,,,a0b3,,0,,,a1b3,,0,,,a3b3,,0,,,,0,,a2b3,,,,a0b4,,0,,a1b4,,0,,a3b4,,0,,,0,a2b4,,,,a4b1,,0,,,0,,,0,,,,a4b2,a4b3,a4b4,,0,,,,,,,,,,,,,,,,,,,,,,,,,p9,p4,p8,p7,p6,,,p5,p3,p2,p1,p0,,,,在上張片子是 5位乘5位的的直接補碼陣列乘法器邏原理圖，其中使用不同的邏輯符號來代表 0類、1類、2類、3類全加器。雖然0類和3類全加器，2類和1類全加器具有同樣的結(jié)構(gòu)

7、，但是使用不同的邏輯符號可使乘法陣列的線路圖容易理解。 在n位乘n位的一般情況下，該乘法器需要（n - 2）2個0類全加器，（n - 2）個1類全加器，（2n - 3）個2類全加器，1個3類全加器，總共是n（n 1）個全加器。故所需要的總乘法時間為： tp=Ta+2(n 1)Tf=2T+(2n 2)2T=(4n 2)T 如果在最后一行中全部采用先行進位，那么總的延遲時間還可以減少。,,,,,,例題：設(shè)A補=（01101）2，B補=（11011）2 ， 求A*B補=？ 解： （0） 1 1 0 1=+13 ）（1） 1 0 1 1

8、= 5,,（0） 1 1 0 1 （0） 1 1 0 1 （0） 0 0 0 0 （0） 1 1 0 1 0 （ 1 ） （ 1 ） （ 0 ） （ 1 ） 0 （ 1） 0 1 1 1 1 1 1 （1） 1 0 1 1 1 1 1 1= 65,,,,,,,,符號位,擴充符號位,兩個原碼表示的數(shù)相除時，商的符號由兩數(shù)的符號 按位相加求得，商的數(shù)值部分有兩個數(shù)值部分相除求得。,2.4 定點除法運算 2.4.1 原碼除法算法原理,設(shè)有n 位定點小數(shù)

9、：被除數(shù)x，x原=xf * xn-1 x1x0， 除數(shù)y，y原=yf * yn-1 y1y0，則有商q=x/y， 其原碼為：q原=（ xf yf）*（xn-1 x1x0 / yn-1 y1y0）,在機器中，采用兩種方法進行原碼除法運算： 恢復(fù)余數(shù)法；加減交替法,恢復(fù)余數(shù)法：先做減法，若余數(shù)為正，才知道夠減；若余數(shù)為負，才知道不夠減。不夠減時必須恢復(fù)原來的余數(shù)，以便再繼續(xù)往下運算，這種方法稱為恢復(fù)余數(shù)法。 例題：X=0.1011，Y=0.1101，求X / Y。 解： X補= 00.1011， Y補=00.1101， -Y補=11.0011,,00.1011,11.0011,,11.1

10、110,+ y補,余數(shù)< 0,商 0,余數(shù) 0，商 1,,+y補,,00.1101,00.1011,余數(shù)左移,01.0110,,00.1001,01.0010,+ y補,11.0011,余數(shù)左移,,11.0011,+ y補,,,00.0101,余數(shù) 0，商 1,余數(shù)左移,00.1010,+ y補,,,11.0011,11.1101,余數(shù)< 0,商 0,恢復(fù)余數(shù),+y補,,00.1101,恢復(fù)余數(shù),11.1101,00.1010,余數(shù)左移,01.0100,+ y補,,,11.0011,00.0111,最終結(jié)果為： X / Y 補=0.1101,余數(shù) 0，商 1,,,,,最終結(jié)果為： X / Y

11、補= 0.1101,00.1011,解： X補= 00.1011, Y補= 00.1101,-Y補= 11.0011,恢復(fù)余數(shù)法： 先做減法，若余數(shù)為正，才知道夠減；若余數(shù)為負，才知道不夠減。不夠減時必須恢復(fù)原來的余數(shù)，以便再繼續(xù)往下運算，這種方法稱為恢復(fù)余數(shù)法。,不恢復(fù)余數(shù)法：運算過程中如出現(xiàn)不夠減，則不必恢復(fù)余數(shù)，根據(jù)余數(shù)符號，可以繼續(xù)往下運算。,例題：X=0.101001，Y=0.111，求X / Y。 解： Y補=1.001,,移位 1.10001,移位 0.1101,移位 1.111,故得： 商 q=q0.q1q2q3 = 0.101,余數(shù) r=0.00r1r2r3

12、 = 0.110,,,2.4.2 并行除法器,1. 可控制加法/ 減法（CAS）單元：（邏輯圖如下）,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Ci+1,Ci,Ai,Bi,Si,P,Bi,,,對上圖的說明： CAS單元的輸入與輸出關(guān)系可用如下一組邏輯方程來表示： Si=Ai （ Bi Pi ） Ci Ci+1= （ Ai + Ci ） * （ Bi P） + Ai Ci 當輸入線 P = 0 時，CAS做加法運算，得到一位全加器（FA）的公式： Si=Ai Bi Ci Ci+1= Ai Bi + Bi Ci + Ai Ci 當輸入線

13、 P = 1 時，CAS做減法運算，得到求差公式： Si=Ai Bi Ci Ci+1= Ai Bi + Bi Ci + Ai Ci 其中，Bi = Bi 1。,,,,,,,,在減法情況下，輸入稱為借位輸入，而稱為借位輸出。 為說明CAS單元的實際內(nèi)部電路實現(xiàn)，將上頁中的方程式加以變換，可得如下形式： Si=Ai （ Bi Pi ） Ci =Ai Bi Ci P + Ai Bi Ci P + Ai Bi Ci P + Ai Bi Ci P + Ai Bi Ci P + Ai Bi Ci P +Ai Bi Ci P + Ai Bi Ci P Ci+1

14、=（Ai + Ci ）（ Bi P）+ Ai Ci =Ai Bi P+Ai Bi P+ Bi Ci-1P + Bi Ci P+Ai Ci 這兩個表達式中，每一個都能用一個三級組合邏輯電路（包括反向器）來實現(xiàn)。因此每一個基本的CAS單元的延遲時間為 3T單位。,,,,,,,,,,,,,,,,,,2. 不恢復(fù)余數(shù)的陣列除法器： 假設(shè)所有被處理的數(shù)都是正的小數(shù)。,CAS,,,,,,CAS,,,,CAS,,CAS,,,,,CAS,,,,,CAS,,,,,,CAS,,,,,CAS,,,,,CAS,,,,CAS,,,,,CAS,,,,,CAS,,,,,CAS,,,,CAS,,,,,CAS,,,,,C

15、AS,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,y1,y2,y3,x1,x2,x3,x4,x5,x6,r6,r5,r3,r4,q3,q2,q1,0,1,0,0,余數(shù)r =,4位乘 4位的不恢復(fù)余數(shù)的陣列除法器邏輯結(jié)構(gòu)圖,上圖顯示了，4位乘 4位的不恢復(fù)余數(shù)的陣列除法器邏輯結(jié)構(gòu)圖。其中， 被除數(shù)：x=0.x1x2x3x4x5x6（雙倍長） 除數(shù)：y=0.y1y2y3 商數(shù)：q=0.q1q2q3 余數(shù)：r=0.00r1r2r3 字長：n+1=4 由圖看出，該陣列除法器是用一個可控加法/ 減法（CAS）單元所組成的疊接陣列來實現(xiàn)的。 注意：例題在下一張。,例題：X=0.101001，Y=0.111，求X / Y。 解： Y補=1.001,,被除數(shù) X 0.101001,減 Y 1.001,余數(shù)為負 1.110001 < 0,,移位 1.10001,加 Y 0.111,,余數(shù)為正 0.01101 0,移位 0.1101,減 Y 1.001,,余數(shù)為負 1.1111 < 0,移位 1.111,加 Y 0.111,,余數(shù)為正 0.110 0,,q0 = 0,,q1 = 1,,q2 = 0,,q3 = 1,故得：商 q=q0.q1q2q3 = 0.101,余數(shù) r=0.00r1r2r3 = 0.110,