全國碩士研究生入學(xué)考試計(jì)算機(jī)試題及答案(計(jì)算機(jī)組成).doc

《全國碩士研究生入學(xué)考試計(jì)算機(jī)試題及答案(計(jì)算機(jī)組成).doc》由會員分享，可在線閱讀，更多相關(guān)《全國碩士研究生入學(xué)考試計(jì)算機(jī)試題及答案(計(jì)算機(jī)組成).doc（7頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

2009-2012全國碩士研究生入學(xué)考試計(jì)算機(jī)組成原理選擇題及答案 11.馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（ ） A.指令操作碼的譯碼結(jié)果 B.指令和數(shù)據(jù)的尋址方式 C.指令周期的不同階段 D.指令和數(shù)據(jù)所在的存儲單元 12、下列選項(xiàng)中，能縮短程序執(zhí)行時間的措施是（ ）I 提高CPU時鐘頻率，II優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，III對程序進(jìn)行編譯優(yōu)化 A：僅I和II B：僅I和III C：僅II和III D：I，II，III 12、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是（ ）。 A.MIPS B.CPI C.IPC D.MFLOPS 12.一個C語言程序在一臺32位機(jī)器上運(yùn)行。程序中定義了三個變量xyz，其中x和z是int型，y為short型。當(dāng)x=127，y=-9時，執(zhí)行賦值語句z=x+y后，xyz的值分別是（ ） A．X=0000007FH，y=FFF9H，z=00000076H B．X=0000007FH，y=FFF9H，z=FFFF0076H C．X=0000007FH，y=FFF7H，z=FFFF0076H D．X=0000007FH，y=FFF7H，z=00000076H 13.浮點(diǎn)數(shù)加減運(yùn)算過程一般包括對階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X=2729/32，Y=255/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（ ） A．001111100010 B．001110100010 C．010000010001 D．發(fā)生溢出 13、假定有4個整數(shù)用8位補(bǔ)碼分別表示r1=FEH ,r2=F2H ,r3=90H,r4=F8H,若將運(yùn)算結(jié)果存放在一個8位的寄存器中，則下列運(yùn)算會發(fā)生溢出的是（ ） A：r1*r2 B：r2*r3 C：r1*r4 D：r2*r4 14、假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double（int用補(bǔ)碼表示，float和double分別用IEEE 754單精度和雙精度浮點(diǎn)數(shù)格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為 “真”的是： I． i == (int) (float) i II． f == (float) (int) f III．f == (float) (double) f IV． (d+f) - d == f A．僅I和II B．僅I和III C．僅II和III D．僅III和IV 13、float 型數(shù)據(jù)通常用 IEEE754 單精度浮點(diǎn)數(shù)格式表示。如編譯器將 float 型變量 x 分配在一個 32 位浮點(diǎn)寄存器 FR1 中，且 x =-8.25，則 FR1 的內(nèi)容是（ ）。 A.C104 0000H B.C242 0000H C.C184 0000H D.C1C2 0000H 14.某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是（ ） A．0 B. 2 C. 4 D. 6 15.某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K8位的ROM芯片和4K4位的RAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（ ） A．1、15 B．2、15 C．1、30 D．2、30 21.假設(shè)某計(jì)算機(jī)的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（ ） A．5% B. 9.5% C. 50% D. 95% 15、假定用若干個2k*4位芯片組成一個8k*8位存儲器，則地址0B1FH所在芯片的最小地址是（ ） A：0000H B：0600H C：0700H D：0800H 16、下列有關(guān)RAM和ROM的敘述中，正確的是（ ） I、 RAM是易失性存儲器，ROM是非易失性存儲器 II、RAM和ROM都是采用隨機(jī)存取的方式進(jìn)行信息訪問 III、RAM和ROM都可用作Cache IV、RAM和ROM都需要進(jìn)行刷新 A：僅I和II B：僅II和III C：僅I,II，III D：僅II，III，IV 17、下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（ ） A：TLB未命中，Cache未命中，Page未命中 B：TLB未命中，Cache命中，Page命中 C：TLB命中，Cache未命中，Page命中 D：TLB命中，Cache命中，Page未命中 14. 下列各類存儲器中，不采用隨機(jī)存取方式的是（ ）。 A.EPROM B.CDROM C.DRAM D.SRAM 15. 某計(jì)算機(jī)存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4Mx8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是（ ）。 A.22 位 B.23 位 C.25 位 D.26 位 16.某機(jī)器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的目標(biāo)地址是（ ） A.2006H B.2007H C.2008H D.2009H 17.下列關(guān)于RISC的敘述中，錯誤的是（ ） A．RISC普遍采用微程序控制器 B．RISC大多數(shù)指令在一個時鐘周期內(nèi)完成 C．RISC的內(nèi)部通用寄存器數(shù)量相對CISC多 D．RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少 16. 偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（ ）。 A.間接尋址 B.基址尋址 C.相對尋址 D.變址尋址 17. 某機(jī)器有一個標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號標(biāo)志SF 和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)移條件是（ ）。 A. CF + OF = 1 B. SF + ZF = 1 C. CF + ZF = 1 D. CF + SF = 1 18. 下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是（ ）。 I. 指令格式規(guī)整且長度一致 II. 指令和數(shù)據(jù)按邊界對齊存放 III. 只有 Load/Store 指令才能對操作數(shù)進(jìn)行存儲訪問 A.僅 I、II B.僅 II、III C.僅 I、III D.I、II、III 18.某計(jì)算機(jī)的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間的緩存時間）分別是90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時鐘周期至少是（ ） A．90ns B. 80ns C. 70ns D. 60ns 19.相對于微程序控制器，硬布線控制器的特點(diǎn)是（ ） A．指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B．指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難 C．指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D．指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難 18. 下列存儲器中，匯編語言程序員可見的是（ ） A：存儲器地址寄存器（MAR） B：程序計(jì)數(shù)器（PC） C：存儲器數(shù)據(jù)寄存器（MDR） D：指令寄存器（IR） 19、下列不會引起指令流水阻塞的是（ ） A：數(shù)據(jù)旁路 B：數(shù)據(jù)相關(guān) C：條件轉(zhuǎn)移 D：資源沖突 19. 假定不采用 Cache 和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯誤的是（ ）。 A.每個指令周期中 CPU 都至少訪問內(nèi)存一次 B.每個指令周期一定大于或等于一個 CPU 時鐘周期 C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變 D.當(dāng)前程序在每條指令執(zhí)行結(jié)束時都可能被外部中斷打斷 20.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是( ) A．10MB/s B. 20MB/S C. 40MB/S D. 80MB/S 20、下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（ ） A：PCI、CRT、USB、EISA B：ISA、CPI、VESA、EISA C：ISA、SCSI、RAM、MIPS D：ISA、EISA、PCI、PCI-Express 20. 在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵?）。 A.指令 B.操作數(shù) C.握手（應(yīng)答）信號 D.中斷類信號 22.下列選項(xiàng)中，能引起外部中斷的事件是( ) A．鍵盤輸入 B.除數(shù)為0 C.浮點(diǎn)運(yùn)算下溢 D.訪存缺頁 21、單級中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（ ） I、保護(hù)現(xiàn)場，II、開中斷，III、關(guān)中斷，IV、保存斷點(diǎn)，V、中斷事件處理，VI、恢復(fù)現(xiàn)場，VII、中斷返回 A：I、V、VI、II、VII B：III、I、V、VII C：III、IV、V、VI、VII D：IV、I、V、VI、VII 22、假定一臺計(jì)算機(jī)的顯示存儲器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600*1200，顏色深度為24位，幀頻為85Hz，顯示總帶寬的50% 用來刷新屏幕，則需要的顯存總帶寬至少約為（ ） A：245 Mbps B：979 Mbps C：1958 Mbps D：7834Mbps 21. 某計(jì)算機(jī)有五級中斷 L4～L0 ，中斷屏蔽字為M4M3M2M1M0, Mi=1(0≤i≤4)表示對 Li 級中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是 L0→L1→L2→L3→L4，且要求中斷處理優(yōu)先級從高到低的順序是L4→L0→L2→L1→L3，則 L1的中斷處理程序中設(shè)置的中斷屏蔽字是（ ）。 A.11110 B.01101 C.00011 D.01010 22. 某計(jì)算機(jī)處理器主頻為50MHz，采用定時查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時鐘周期至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢至少200次，則 CPU用于設(shè)備A的I/O的時間占整個CPU時間的百分比至少是（ ）。 A.0.02% B.0.05% C.0.20% D.0.50% 12. 基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時間為100秒，其中90為CPU時間，其余時間忽略不計(jì)，若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時間是 A. 55 B. 60 C. 65 D.70 13.在C語言中，int型占32位，short型占16位，若有下列語句 unsigned short x=65530； unsigned int y=x； 則執(zhí)行后，y的十六進(jìn)制表示為 A 0000 7FFA B 0000 FFFA C FFFF 7FFA D FFFF FFFA 14. float 類型（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是: A 2126-2103 B. 2127-2104 C. 2127-2103 D 2128-2104 15. 某計(jì)算機(jī)存儲器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int型和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下： struct ｛ int a； char b； short c； ｝record； Record.a=273; 若record變量的首地址為0xc008，則低至0Xc008中的內(nèi)容及record.c的地址是 A. 0x00、0xC00D B. 0x00、0xC00E C. 0x11、0xC00D D. 0x11、0xC00E 16. 下列關(guān)于閃存（Flsah Memory）的敘述中，錯誤的是 A. 信息可讀可寫，并且讀、寫速度一樣快 B. 存儲元由MOS管組成，是一種半導(dǎo)體存儲器 C. 掉電后信息不丟失，是一種非易失性存儲器 D. 采用隨機(jī)訪問方式，可替代計(jì)算機(jī)外部存儲器 17. 假設(shè)某計(jì)算機(jī)按字編址，Cashe有4個行，Cashe和主存之間交換的塊為存儲？字。若Cashe的內(nèi)存初始為空，采用2路組相聯(lián)映射方式和LRU替換策略。訪問的主存地址依次為0，4，8，2，0，6，8，6，4，8時，命中Cashe的次數(shù)是 A. 1 B. 2 C. 3 D. 4 18.某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法。共有33個為命令，構(gòu)成5個互斥類，分別包含7、3、12、5？和6？，問一個需要幾位（控制位？） A. 5 B. 6 C. 15 D. 33 19.設(shè)總線頻率為100MHZ，數(shù)據(jù)總線和地址總線公用一組總線，32位寬，存儲字長也是32位。傳送一次地址獲知一次數(shù)據(jù)需要一個始終周期。采用猝發(fā)式發(fā)送，則128位數(shù)據(jù)需要的時間是 A. 20ns B. 40ns C.50ns D. 80ns 20. 下列關(guān)于USB總線的說法中，錯誤的是 A. 支持熱插拔、即插即用 B. 可以連接多級外部設(shè)備 C. 可以擴(kuò)展接口，…… D. ….速度快，可以同時傳輸兩位數(shù)據(jù) 21. 下列選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔? Ⅰ.I/O接口中的命令字 Ⅱ. I/O接口中的狀態(tài)字 Ⅲ.中斷類型號 A. 僅Ⅰ、Ⅱ B. 僅Ⅰ、Ⅲ C. 僅Ⅱ、Ⅲ D. ⅠⅡ、Ⅲ 22. 響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括 Ⅰ.關(guān)中斷 Ⅱ. 保存通用寄存器的內(nèi)容 Ⅲ.形成中斷服務(wù)程序入口地址并送PC A. 僅Ⅰ、Ⅱ B. 僅Ⅰ、Ⅲ C. 僅Ⅱ、Ⅲ D. ⅠⅡ、Ⅲ