計(jì)算機(jī)組成原理白中英版課件

《計(jì)算機(jī)組成原理白中英版課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理白中英版課件（103頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、3.1 3.1 存儲(chǔ)器概述存儲(chǔ)器概述3.2 3.2 隨機(jī)讀寫(xiě)存儲(chǔ)器隨機(jī)讀寫(xiě)存儲(chǔ)器3.3 3.3 只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器和閃速存儲(chǔ)器 3.4 3.4 高速存儲(chǔ)器高速存儲(chǔ)器3.5 3.5 cachecache存儲(chǔ)器存儲(chǔ)器 3.6 3.6 虛擬存儲(chǔ)器虛擬存儲(chǔ)器3.7 3.7 存儲(chǔ)保護(hù)存儲(chǔ)保護(hù) 第第3章章 存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)3.1 存儲(chǔ)器概述存儲(chǔ)器概述v存儲(chǔ)器的兩大功能：存儲(chǔ)器的兩大功能： 1、 存儲(chǔ)（寫(xiě)入存儲(chǔ)（寫(xiě)入Write） 2、 取出（讀出取出（讀出Read）v三項(xiàng)基本要求：三項(xiàng)基本要求： 1、大容量、大容量 2、高速度、高速度 3、低成本、低成本3.1 存儲(chǔ)器概述存儲(chǔ)器概述v概念概念1

2、、基本存儲(chǔ)單元基本存儲(chǔ)單元：存儲(chǔ)一位（：存儲(chǔ)一位（bit）二進(jìn)制代）二進(jìn)制代碼的存儲(chǔ)元件稱為基本存儲(chǔ)單元（或存儲(chǔ)元）碼的存儲(chǔ)元件稱為基本存儲(chǔ)單元（或存儲(chǔ)元）2、存儲(chǔ)單元存儲(chǔ)單元：主存中最小可編址的單位，是：主存中最小可編址的單位，是CPU對(duì)主存可訪問(wèn)操作的最小單位。對(duì)主存可訪問(wèn)操作的最小單位。3、存儲(chǔ)器存儲(chǔ)器：多個(gè)存儲(chǔ)單元按一定規(guī)則組成一：多個(gè)存儲(chǔ)單元按一定規(guī)則組成一個(gè)整體。個(gè)整體。3.1.1 存儲(chǔ)器的分類(lèi)存儲(chǔ)器的分類(lèi)1. 按存儲(chǔ)介質(zhì)分類(lèi)按存儲(chǔ)介質(zhì)分類(lèi)2. 按存取方式分類(lèi)按存取方式分類(lèi)3. 按存儲(chǔ)器的讀寫(xiě)功能分類(lèi)按存儲(chǔ)器的讀寫(xiě)功能分類(lèi)4. 按信息的可保存性分類(lèi)按信息的可保存性分類(lèi)5. 按在計(jì)算

3、機(jī)系統(tǒng)中的作用分類(lèi)按在計(jì)算機(jī)系統(tǒng)中的作用分類(lèi)3.1.1 3.1.1 存儲(chǔ)器分類(lèi)存儲(chǔ)器分類(lèi)半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器磁表面存儲(chǔ)器磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器 按存儲(chǔ)介質(zhì)分按存儲(chǔ)介質(zhì)分 按存儲(chǔ)方式分按存儲(chǔ)方式分 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)且存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)順序存儲(chǔ)器順序存儲(chǔ)器：只能按某種順序來(lái)存取，存取時(shí)間和存：只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)儲(chǔ)單元的物理位置有關(guān) 按存儲(chǔ)器的讀寫(xiě)功

4、能分：按存儲(chǔ)器的讀寫(xiě)功能分：ROMROM，RAMRAM 按信息的可保存性分：按信息的可保存性分：非永久記憶，永久記憶非永久記憶，永久記憶 按在計(jì)算機(jī)系統(tǒng)中的作用分：按在計(jì)算機(jī)系統(tǒng)中的作用分：主存、輔存、高速緩存、控制存儲(chǔ)器主存、輔存、高速緩存、控制存儲(chǔ)器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3.1.2 存儲(chǔ)器的分級(jí)結(jié)構(gòu)虛擬存儲(chǔ)器虛擬存儲(chǔ)器v寄存器寄存器微處理器內(nèi)部的存儲(chǔ)單元微處理器內(nèi)部的存儲(chǔ)單元v高速緩存（高速緩存（Cache）完全用硬件實(shí)現(xiàn)主存儲(chǔ)器的速度提高完全用硬件實(shí)現(xiàn)主存儲(chǔ)器的速度提高v主存儲(chǔ)器主存儲(chǔ)器存放當(dāng)前運(yùn)行程序和數(shù)據(jù)，采用半導(dǎo)體存儲(chǔ)器構(gòu)存放當(dāng)前運(yùn)行程序和數(shù)據(jù)，采用半導(dǎo)體存儲(chǔ)器構(gòu)成成v輔助存

5、儲(chǔ)器輔助存儲(chǔ)器磁記錄或光記錄方式磁記錄或光記錄方式磁盤(pán)或光盤(pán)形式存放可讀可寫(xiě)或只讀內(nèi)容磁盤(pán)或光盤(pán)形式存放可讀可寫(xiě)或只讀內(nèi)容以外設(shè)方式連接和訪問(wèn)以外設(shè)方式連接和訪問(wèn)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo)l存儲(chǔ)容量存儲(chǔ)容量主存存儲(chǔ)容量：以字節(jié)主存存儲(chǔ)容量：以字節(jié)B B（ByteByte）為基本單位）為基本單位半導(dǎo)體存儲(chǔ)器芯片：以位半導(dǎo)體存儲(chǔ)器芯片：以位b b （BitBit）為基本單位）為基本單位存儲(chǔ)容量以存儲(chǔ)容量以2 2101010241024規(guī)律表達(dá)規(guī)律表達(dá)KBKB，MBMB，GBGB和和TBTB廠商常以廠商常以10103 310001000規(guī)律表達(dá)規(guī)律表達(dá)KBKB，MBM

6、B，GBGB和和TBTBl存取時(shí)間（訪問(wèn)時(shí)間）存取時(shí)間（訪問(wèn)時(shí)間）發(fā)出讀發(fā)出讀/ /寫(xiě)命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間寫(xiě)命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間l存取周期存取周期兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔存取周期大于等于存取時(shí)間存取周期大于等于存取時(shí)間l存儲(chǔ)器帶寬（數(shù)據(jù)傳輸速率）存儲(chǔ)器帶寬（數(shù)據(jù)傳輸速率）單位時(shí)間里存儲(chǔ)器所存取的信息量單位時(shí)間里存儲(chǔ)器所存取的信息量計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3.2 隨機(jī)讀寫(xiě)存儲(chǔ)器lSRAMSRAM（靜態(tài)（靜態(tài)RAMRAM：Static RAMStatic RAM）以觸發(fā)器為基本存儲(chǔ)單元以觸發(fā)器為基本存儲(chǔ)單元不需要額外的刷新

7、電路不需要額外的刷新電路速度快，但集成度低，功耗和價(jià)格較高速度快，但集成度低，功耗和價(jià)格較高lDRAMDRAM（動(dòng)態(tài)（動(dòng)態(tài)RAMRAM：Dynamic RAMDynamic RAM）以單個(gè)以單個(gè)MOSMOS管為基本存儲(chǔ)單元管為基本存儲(chǔ)單元要不斷進(jìn)行刷新（要不斷進(jìn)行刷新（RefreshRefresh）操作）操作集成度高、價(jià)格低、功耗小，但速度較集成度高、價(jià)格低、功耗小，但速度較SRAMSRAM慢慢計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3.2.1 SRAM存儲(chǔ)器l6 6個(gè)開(kāi)關(guān)管組成一個(gè)存儲(chǔ)元，存儲(chǔ)一位信息個(gè)開(kāi)關(guān)管組成一個(gè)存儲(chǔ)元，存儲(chǔ)一位信息lN(=1/4/8/16/32)N(=1/4/8/16/32)個(gè)存儲(chǔ)

8、元組成一個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元l存儲(chǔ)器芯片的大量存儲(chǔ)單元構(gòu)成存儲(chǔ)體存儲(chǔ)器芯片的大量存儲(chǔ)單元構(gòu)成存儲(chǔ)體l存儲(chǔ)器芯片結(jié)構(gòu)：存儲(chǔ)器芯片結(jié)構(gòu)：存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)每個(gè)存儲(chǔ)單元的數(shù)據(jù)位數(shù)每個(gè)存儲(chǔ)單元的數(shù)據(jù)位數(shù) 2 2M MN N芯片的存儲(chǔ)容量芯片的存儲(chǔ)容量lM M芯片地址線的個(gè)數(shù)芯片地址線的個(gè)數(shù)lN N數(shù)據(jù)線的個(gè)數(shù)數(shù)據(jù)線的個(gè)數(shù)存儲(chǔ)結(jié)構(gòu)存儲(chǔ)結(jié)構(gòu)2K816K位存儲(chǔ)容量位存儲(chǔ)容量11個(gè)地址引腳個(gè)地址引腳8個(gè)數(shù)據(jù)引腳個(gè)數(shù)據(jù)引腳計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理SRAM的控制信號(hào)l片選片選（CSCS* *或或CECE* *）片選有效，才可以對(duì)芯片進(jìn)行讀片選有效，才可以對(duì)芯片進(jìn)行讀/ /寫(xiě)操作寫(xiě)操作無(wú)效時(shí)，數(shù)

9、據(jù)引腳呈現(xiàn)高阻狀態(tài)，并可降低功耗無(wú)效時(shí)，數(shù)據(jù)引腳呈現(xiàn)高阻狀態(tài)，并可降低功耗 l讀控制讀控制（OEOE* *）芯片被選中有效，數(shù)據(jù)輸出到數(shù)據(jù)引腳芯片被選中有效，數(shù)據(jù)輸出到數(shù)據(jù)引腳對(duì)應(yīng)存儲(chǔ)器讀對(duì)應(yīng)存儲(chǔ)器讀MEMRMEMR* *l寫(xiě)控制寫(xiě)控制（WEWE* *）芯片被選中的前提下，若有效，將數(shù)據(jù)寫(xiě)入芯片被選中的前提下，若有效，將數(shù)據(jù)寫(xiě)入對(duì)應(yīng)存儲(chǔ)器寫(xiě)對(duì)應(yīng)存儲(chǔ)器寫(xiě)MEMWMEMW* * SRAM 2114計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器l基本存儲(chǔ)元基本存儲(chǔ)元66管靜態(tài)管靜態(tài)MOSMOS存儲(chǔ)元存儲(chǔ)元A A、電路圖：、電路圖：由兩個(gè)由兩個(gè)MOSMOS反相器交叉耦合而成的雙穩(wěn)態(tài)觸發(fā)器。反相器交叉耦合

10、而成的雙穩(wěn)態(tài)觸發(fā)器。BAT5T4T3T1T2T6BS0VBS1讀/寫(xiě)“0”讀/寫(xiě)“1”位/讀出線位/讀出線字線 6管MOS存儲(chǔ)電路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理讀/寫(xiě)“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1讀/寫(xiě)“1”位/讀出線位/讀出線Y選擇線X選擇線 6管雙向選擇MOS存儲(chǔ)電路基本存儲(chǔ)元基本存儲(chǔ)元6管雙向選擇管雙向選擇MOS存儲(chǔ)元存儲(chǔ)元在縱向一列上的在縱向一列上的6管存儲(chǔ)元共用一對(duì)管存儲(chǔ)元共用一對(duì)Y選擇控制管選擇控制管T6 、T7 ，這樣存儲(chǔ)體管子增加不多，但是雙向地址譯碼選擇，這樣存儲(chǔ)體管子增加不多，但是雙向地址譯碼選擇，因?yàn)閷?duì)選擇線選中的一列只是一對(duì)控制管接通

11、，只有因?yàn)閷?duì)選擇線選中的一列只是一對(duì)控制管接通，只有X選選擇線也被選中，該位才被重合選中。擇線也被選中，該位才被重合選中。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器基本存儲(chǔ)元基本存儲(chǔ)元66管靜態(tài)管靜態(tài)MOSMOS存儲(chǔ)元存儲(chǔ)元B B、存儲(chǔ)元的工作原理、存儲(chǔ)元的工作原理寫(xiě)操作。在字線上加一個(gè)正電壓的字脈沖，使寫(xiě)操作。在字線上加一個(gè)正電壓的字脈沖，使T T2 2 、T T3 3 管導(dǎo)通。管導(dǎo)通。若要寫(xiě)若要寫(xiě)“0”0”，無(wú)論該位存儲(chǔ)元電路原存何種狀態(tài)，只需使寫(xiě)，無(wú)論該位存儲(chǔ)元電路原存何種狀態(tài)，只需使寫(xiě)“0”0”的位線的位線BSBS0 0 電壓降為地電位（加負(fù)電壓的位脈沖），經(jīng)電壓降為地電位（加負(fù)電壓

12、的位脈沖），經(jīng)導(dǎo)通的導(dǎo)通的2 2 管，迫使節(jié)點(diǎn)的電位等于地電位，就能使管，迫使節(jié)點(diǎn)的電位等于地電位，就能使1 1 管管截止而截止而0 0 管導(dǎo)通。寫(xiě)入管導(dǎo)通。寫(xiě)入1 1，只需使寫(xiě)，只需使寫(xiě)1 1的位線的位線BSBS1 1 降為地電位，降為地電位，經(jīng)導(dǎo)通的經(jīng)導(dǎo)通的T T3 3 管傳給節(jié)點(diǎn)，迫使管傳給節(jié)點(diǎn)，迫使T T0 0 管截止而管截止而T T1 1 管導(dǎo)通。管導(dǎo)通。寫(xiě)入過(guò)程是字線上的字脈沖和位線上的位脈沖相重合的操作寫(xiě)入過(guò)程是字線上的字脈沖和位線上的位脈沖相重合的操作過(guò)程。過(guò)程。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器基本存儲(chǔ)元基本存儲(chǔ)元66管靜態(tài)管靜態(tài)MOSMOS存儲(chǔ)元存儲(chǔ)元B B、存儲(chǔ)

13、元的工作原理、存儲(chǔ)元的工作原理讀操作。讀操作。只需字線上加高電位的字脈沖，使只需字線上加高電位的字脈沖，使T T2 2 、T T3 3 管導(dǎo)通，把節(jié)管導(dǎo)通，把節(jié)點(diǎn)點(diǎn)A A、B B分別連到位線。若該位存儲(chǔ)電路原存分別連到位線。若該位存儲(chǔ)電路原存“0”0”，節(jié)點(diǎn)是，節(jié)點(diǎn)是低電位，經(jīng)一外加負(fù)載而接在位線低電位，經(jīng)一外加負(fù)載而接在位線0 0 上的外加電源，就會(huì)上的外加電源，就會(huì)產(chǎn)生一個(gè)流入產(chǎn)生一個(gè)流入BSBS0 0 線的小電流（流向節(jié)點(diǎn)經(jīng)線的小電流（流向節(jié)點(diǎn)經(jīng)T T0 0 導(dǎo)通管入導(dǎo)通管入地）。地）。“0”0”位線上位線上BSBS0 0 就從平時(shí)的高電位下降一個(gè)很小的就從平時(shí)的高電位下降一個(gè)很小的電壓

14、，經(jīng)差動(dòng)放大器檢測(cè)出電壓，經(jīng)差動(dòng)放大器檢測(cè)出“”信號(hào)。信號(hào)。若該位原存若該位原存“1”1”，就會(huì)在，就會(huì)在“1”1”位線位線BSBS1 1 中流入電流，在中流入電流，在 BSBS1 1 位線上產(chǎn)生電壓降，經(jīng)差動(dòng)放大器檢測(cè)出讀位線上產(chǎn)生電壓降，經(jīng)差動(dòng)放大器檢測(cè)出讀“1”1”信號(hào)。信號(hào)。讀出過(guò)程中，位線變成了讀出線。讀取信息不影響觸發(fā)器讀出過(guò)程中，位線變成了讀出線。讀取信息不影響觸發(fā)器原來(lái)狀態(tài)，故讀出是非破壞性的讀出。原來(lái)狀態(tài)，故讀出是非破壞性的讀出。若字線不加正脈沖，說(shuō)明此存儲(chǔ)元沒(méi)有選中，若字線不加正脈沖，說(shuō)明此存儲(chǔ)元沒(méi)有選中，T T2 2 ，T T3 3 管截止，管截止，A A、B B結(jié)點(diǎn)與位

15、讀出線隔離，存儲(chǔ)元存儲(chǔ)并保存原存信息。結(jié)點(diǎn)與位讀出線隔離，存儲(chǔ)元存儲(chǔ)并保存原存信息。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器lRAMRAM結(jié)構(gòu)與地址譯碼結(jié)構(gòu)與地址譯碼字結(jié)構(gòu)或單譯碼方式字結(jié)構(gòu)或單譯碼方式（1 1）結(jié)構(gòu)：）結(jié)構(gòu)： (A) (A) 存儲(chǔ)容量存儲(chǔ)容量= =行行b b列；列； (B) (B) 陣列的每一行對(duì)應(yīng)一個(gè)字，有一根公用的字選擇線；陣列的每一行對(duì)應(yīng)一個(gè)字，有一根公用的字選擇線； (C) (C) 每一列對(duì)應(yīng)字線中的一位，有兩根公用的位線每一列對(duì)應(yīng)字線中的一位，有兩根公用的位線BSBS0 0 與與BSBS1 1 。 (D) (D) 存儲(chǔ)器的地址不分組，

16、只用一組地址譯碼器。存儲(chǔ)器的地址不分組，只用一組地址譯碼器。（2 2）字結(jié)構(gòu)是）字結(jié)構(gòu)是2 2度存儲(chǔ)器：只需使用具有兩個(gè)功能端的基本存儲(chǔ)電路：字度存儲(chǔ)器：只需使用具有兩個(gè)功能端的基本存儲(chǔ)電路：字線和位線線和位線（3 3）優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，速度快：適用于小容量）優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，速度快：適用于小容量M M（4 4）缺點(diǎn)：外圍電路多、成本昂貴，結(jié)構(gòu)不合理結(jié)構(gòu)。）缺點(diǎn)：外圍電路多、成本昂貴，結(jié)構(gòu)不合理結(jié)構(gòu)。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器地址寫(xiě)選通b7讀出寫(xiě)入讀選通A3A2A1A0字線W15W1W0BS1BS0字結(jié)構(gòu)或單譯碼方式的RAM16選 1地址譯碼器FFFFFFFFFFFFFFFFFF

17、讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路：b1讀出寫(xiě)入b0讀出寫(xiě)入計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器lRAMRAM結(jié)構(gòu)與地址譯碼結(jié)構(gòu)與地址譯碼位結(jié)構(gòu)或雙譯碼方式位結(jié)構(gòu)或雙譯碼方式l （1 1） 結(jié)構(gòu)：結(jié)構(gòu)： (A) (A) 容量：容量：N N（字）（字）b b（位）的（位）的RAMRAM，把每個(gè)字的同一位組織在一個(gè)，把每個(gè)字的同一位組織在一個(gè)存儲(chǔ)片上，每片是存儲(chǔ)片上，每片是N N1 1；再把；再把b b 片并列連接，組成一個(gè)片并列連接，組成一個(gè)N Nb b的存儲(chǔ)體，就的存儲(chǔ)體，就構(gòu)成一個(gè)位結(jié)構(gòu)的存儲(chǔ)器。構(gòu)成一個(gè)位結(jié)構(gòu)的存儲(chǔ)器。 (B) (B) 在每一個(gè)在每一個(gè)N N1 1存儲(chǔ)片中，字?jǐn)?shù)被當(dāng)作基本存儲(chǔ)

18、電路的個(gè)數(shù)。存儲(chǔ)片中，字?jǐn)?shù)被當(dāng)作基本存儲(chǔ)電路的個(gè)數(shù)。若把若把N Nn n 個(gè)基本存儲(chǔ)電路排列成個(gè)基本存儲(chǔ)電路排列成N Nx x行與行與N Ny y列的存儲(chǔ)陣列，把列的存儲(chǔ)陣列，把CPUCPU送來(lái)的送來(lái)的n n位選擇地址按行和列兩個(gè)方向劃分成位選擇地址按行和列兩個(gè)方向劃分成n nx x 和和n ny y 兩組，經(jīng)行和列方兩組，經(jīng)行和列方 向譯碼器，向譯碼器，分別選擇驅(qū)動(dòng)行線與列線。分別選擇驅(qū)動(dòng)行線與列線。 (C) (C) 采用雙譯碼結(jié)構(gòu)，可以減少選擇線的數(shù)目。采用雙譯碼結(jié)構(gòu)，可以減少選擇線的數(shù)目。 （2 2）優(yōu)：驅(qū)動(dòng)電路節(jié)省，結(jié)構(gòu)合理，適用于大容量存儲(chǔ)器。）優(yōu)：驅(qū)動(dòng)電路節(jié)省，結(jié)構(gòu)合理，適用于大容

19、量存儲(chǔ)器。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器Y1Y64X64X1A5A4A3A2A1A0位結(jié)構(gòu)雙譯碼方式的RAMX地址譯碼64, 164, 64 1, 64 1, 1 I/O Y地址譯碼A6A7A8A9A10A11計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器l用靜態(tài)用靜態(tài)MOSMOS存儲(chǔ)片組成存儲(chǔ)片組成RAMRAM 位擴(kuò)展法：位擴(kuò)展法： 例如：用例如：用8 8的的RAMRAM存儲(chǔ)芯片，組成存儲(chǔ)芯片，組成8K8K8 8位的存儲(chǔ)器，按位的存儲(chǔ)器，按8 8位位m m1 1的關(guān)系來(lái)確定位擴(kuò)展所需要的芯片數(shù)。共需的關(guān)系來(lái)確定位擴(kuò)展所需要的芯片數(shù)。共需8 8片，每一芯片的數(shù)據(jù)線片，每一芯片的數(shù)據(jù)

20、線分別接到數(shù)據(jù)總線的相應(yīng)位。分別接到數(shù)據(jù)總線的相應(yīng)位。 字?jǐn)U展法：字?jǐn)U展法： 字?jǐn)U展：字向擴(kuò)展而位數(shù)不變，將芯片的地址線、數(shù)據(jù)線、讀寫(xiě)控制字?jǐn)U展：字向擴(kuò)展而位數(shù)不變，將芯片的地址線、數(shù)據(jù)線、讀寫(xiě)控制線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各片地址。線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各片地址。 例如：用例如：用16k16k8 8位的芯片采用字?jǐn)U展法組成位的芯片采用字?jǐn)U展法組成64k64k8 8位的存儲(chǔ)器：位的存儲(chǔ)器：4 4個(gè)芯個(gè)芯片。片。 地址分配：地址總線低位地址地址分配：地址總線低位地址A A0 0A A1313與各芯片的與各芯片的1414位地址端相連，而位地址端相連，而高兩位的地址高兩位的地址A A1414、A

21、 A1515經(jīng)經(jīng)2 2：4 4譯碼器和譯碼器和4 4個(gè)芯片的片選端個(gè)芯片的片選端CECE相連。相連。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理靜態(tài)MOS存儲(chǔ)器l用靜態(tài)用靜態(tài)MOSMOS存儲(chǔ)片組成存儲(chǔ)片組成RAMRAMl字位同時(shí)擴(kuò)展法：字位同時(shí)擴(kuò)展法：一個(gè)存儲(chǔ)器的容量假定為一個(gè)存儲(chǔ)器的容量假定為M MN N位，若使用位，若使用l lk k位的芯片（位的芯片（l lM,kM,kN N）需）需要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共需要（要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共需要（M Ml l）（N Nk k）個(gè)存）個(gè)存儲(chǔ)器芯片。儲(chǔ)器芯片。 其中，其中，M Ml l表示把表示把M MN N的空間分成（的空間分成（M Ml

22、l）個(gè)部分（稱為頁(yè)或區(qū)），）個(gè)部分（稱為頁(yè)或區(qū)），每頁(yè)（每頁(yè)（N Nk k）個(gè)芯片。）個(gè)芯片。 地址分配：地址分配： （A A）用）用loglog2 2 l l位表示低位地址：用來(lái)選擇訪問(wèn)頁(yè)內(nèi)的位表示低位地址：用來(lái)選擇訪問(wèn)頁(yè)內(nèi)的l l個(gè)字個(gè)字 （B B） 用用loglog2 2（M Ml l）位表示高位地址：用來(lái)經(jīng)片選譯碼器產(chǎn)生片）位表示高位地址：用來(lái)經(jīng)片選譯碼器產(chǎn)生片選信號(hào)。選信號(hào)。 CPUCPU對(duì)存儲(chǔ)器進(jìn)行讀對(duì)存儲(chǔ)器進(jìn)行讀/ /寫(xiě)操作，首先由地址總寫(xiě)操作，首先由地址總線給出地址信號(hào)，然后要對(duì)存儲(chǔ)器發(fā)出讀操作或線給出地址信號(hào)，然后要對(duì)存儲(chǔ)器發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信

23、息寫(xiě)操作的控制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流。所以，存儲(chǔ)器與交流。所以，存儲(chǔ)器與CPUCPU之間，要完成之間，要完成: : 地址線的連接；地址線的連接； 數(shù)據(jù)線的連接；數(shù)據(jù)線的連接； 控制線的連接?？刂凭€的連接。 存儲(chǔ)器芯片的容量是有限的存儲(chǔ)器芯片的容量是有限的, ,為了滿足實(shí)際存為了滿足實(shí)際存儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。存儲(chǔ)器與存儲(chǔ)器與CPUCPU連接連接 8K8K1 1位擴(kuò)展組成的位擴(kuò)展組成的8K8K8 RAM8 RAM 8 7 6 5 4 3 2 8k1 中央中央處理器處理器 CPU A0 A12 D0 : : D7位擴(kuò)展法位擴(kuò)展法：只

24、加長(zhǎng)每個(gè)存儲(chǔ)單元的字長(zhǎng)，：只加長(zhǎng)每個(gè)存儲(chǔ)單元的字長(zhǎng)，而不增加存儲(chǔ)單元的數(shù)量而不增加存儲(chǔ)單元的數(shù)量 A15 A14CPU A0 A13 A13 WE D0D7 2:4譯碼器譯碼器 CE CE16K8WE CE16K8WE CE16K8WEWE CE16K8WE16K16K8 8字?jǐn)U展法組成字?jǐn)U展法組成64K64K8 RAM8 RAM11100100字?jǐn)U展法字?jǐn)U展法：僅增加存儲(chǔ)單元的數(shù)量，而各：僅增加存儲(chǔ)單元的數(shù)量，而各單元的位數(shù)不變單元的位數(shù)不變字位同時(shí)擴(kuò)展：字位同時(shí)擴(kuò)展：21142114存儲(chǔ)芯片存儲(chǔ)芯片1K1K4 4擴(kuò)展成擴(kuò)展成2K2K8 8存儲(chǔ)器存儲(chǔ)器 D4-D7 D3-D0 A0 A1 A

25、9 WE CPU A10 2114CS R/W 2114CS R/W 2114CS R/W 2114CS R/W 字位同時(shí)擴(kuò)展法字位同時(shí)擴(kuò)展法：既增加存儲(chǔ)單元的數(shù)量，：既增加存儲(chǔ)單元的數(shù)量，也加長(zhǎng)各單元的位數(shù)也加長(zhǎng)各單元的位數(shù)存儲(chǔ)器系統(tǒng)的存儲(chǔ)容量：存儲(chǔ)器系統(tǒng)的存儲(chǔ)容量： M MN N位位使用芯片的存儲(chǔ)容量：使用芯片的存儲(chǔ)容量：L LK K位位(LM(LM，KN)KN)需要存儲(chǔ)器芯片個(gè)數(shù)：需要存儲(chǔ)器芯片個(gè)數(shù)：(M(MN)/(LN)/(LK)K) 例例 ： 利用利用2K2K4 4位的存儲(chǔ)芯片，組成位的存儲(chǔ)芯片，組成16K16K8 8位的存位的存儲(chǔ)器，共需要多少塊芯片？?jī)?chǔ)器，共需要多少塊芯片？ 解解

26、 ：（：（16K16K8 8）/ /（2K2K4 4）8 82 21616即：共需即：共需1616塊芯片。塊芯片。( (既需要位擴(kuò)展，又需要字?jǐn)U展既需要位擴(kuò)展，又需要字?jǐn)U展） 又例又例 ：利用：利用1K1K4 4位的存儲(chǔ)芯片，組成位的存儲(chǔ)芯片，組成2K2K8 8位的存位的存儲(chǔ)器，共需要芯片數(shù)：儲(chǔ)器，共需要芯片數(shù)： （2K2K8 8）/ /（1K1K4 4）= 2= 22=42=4字、位同時(shí)擴(kuò)展法: 計(jì)算機(jī)是一個(gè)有計(jì)算機(jī)是一個(gè)有嚴(yán)格時(shí)序控制嚴(yán)格時(shí)序控制要求的機(jī)器。與要求的機(jī)器。與CPUCPU連連接時(shí)接時(shí),CPU,CPU的控制信號(hào)與存儲(chǔ)器的讀、寫(xiě)周期之間的配的控制信號(hào)與存儲(chǔ)器的讀、寫(xiě)周期之間的配合

27、問(wèn)題是非常重要的。合問(wèn)題是非常重要的。注意注意: : 讀出時(shí)間與讀周期是兩個(gè)不同的概念。讀出時(shí)間與讀周期是兩個(gè)不同的概念。 讀出時(shí)間讀出時(shí)間：是指從是指從CPUCPU給出有效地址開(kāi)始，到外部數(shù)給出有效地址開(kāi)始，到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。 讀周期時(shí)間讀周期時(shí)間：則是指對(duì)存儲(chǔ)片進(jìn)行則是指對(duì)存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間。時(shí)所必須間隔的時(shí)間。 顯然總有：顯然總有：讀周期讀周期 讀出時(shí)間讀出時(shí)間存儲(chǔ)器的讀、寫(xiě)周期ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)

28、據(jù)穩(wěn)定高阻高阻 靜態(tài)靜態(tài) RAM (2114) 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間計(jì)算機(jī)組成原理白中英版ACSWEDOUTDIN靜態(tài)靜態(tài) RAM (2114) 寫(xiě)寫(xiě) 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫(xiě)周期寫(xiě)周期 t tWCWC 地址有效地址有效下一次地

29、址有下一次地址有效效寫(xiě)時(shí)間寫(xiě)時(shí)間 t tW W 寫(xiě)命令寫(xiě)命令 WEWE 的有效時(shí)間的有效時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間計(jì)算機(jī)組成原理白中英版計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器l4 4管動(dòng)態(tài)管動(dòng)態(tài)M0SM0S存儲(chǔ)元電路存儲(chǔ)元電路在在6 6管靜態(tài)存儲(chǔ)元電路中，信息是存于管靜態(tài)存儲(chǔ)元電路中，信息是存于T T0 0，T T1 1管的柵極電管的柵極電容上，由負(fù)載管容上，由

30、負(fù)載管T T4 4 ，T T5 5 經(jīng)外電源給經(jīng)外電源給T T0 0 ，T T1 1 管柵極電容不管柵極電容不斷地進(jìn)行充電以補(bǔ)充電容電荷。維持原有信息所需要的電荷斷地進(jìn)行充電以補(bǔ)充電容電荷。維持原有信息所需要的電荷量。量。由于由于MOSMOS的柵極電阻很高，柵極電容經(jīng)柵漏（或柵源）的柵極電阻很高，柵極電容經(jīng)柵漏（或柵源）極間的泄漏電流很小，在一定的時(shí)間內(nèi)（如極間的泄漏電流很小，在一定的時(shí)間內(nèi)（如2ms2ms），存儲(chǔ)的），存儲(chǔ)的信息電荷可以維持住。為了減少管子以提高集成度?？梢匀バ畔㈦姾煽梢跃S持住。為了減少管子以提高集成度?？梢匀サ粞a(bǔ)充電荷的負(fù)載管和電源，變成掉補(bǔ)充電荷的負(fù)載管和電源，變成4 4

31、管動(dòng)態(tài)存儲(chǔ)元：管動(dòng)態(tài)存儲(chǔ)元：計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器預(yù)充預(yù)充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字線選擇4管動(dòng)態(tài)存儲(chǔ)電路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器l4 4管動(dòng)態(tài)管動(dòng)態(tài)M0SM0S存儲(chǔ)元電路存儲(chǔ)元電路寫(xiě)入操作：當(dāng)寫(xiě)入時(shí)，字選擇線加入高電平，打開(kāi)寫(xiě)入操作：當(dāng)寫(xiě)入時(shí)，字選擇線加入高電平，打開(kāi)T T2 2 、T T3 3 控制管，將控制管，將BSBS0 0 ，BSBS1 1 上的信息存儲(chǔ)在上的信息存儲(chǔ)在T T0 0 、T T1 1 管的柵極電容上。當(dāng)管的柵極電容上。當(dāng)T T2 2 、T T3 3 管截止管截止時(shí)，靠時(shí)，靠T T0 0

32、 、T T1 1 管柵極電容的存儲(chǔ)作用，在一定時(shí)間內(nèi)，（如管柵極電容的存儲(chǔ)作用，在一定時(shí)間內(nèi)，（如2ms2ms）可以）可以保留所寫(xiě)入的信息。保留所寫(xiě)入的信息。讀出操作：當(dāng)讀出時(shí)，先給出預(yù)充信號(hào)，于是電源就向位線的寄生電容讀出操作：當(dāng)讀出時(shí)，先給出預(yù)充信號(hào)，于是電源就向位線的寄生電容CD CD 充電，使它們都達(dá)到電源電壓（充電，使它們都達(dá)到電源電壓（C CD D V VD D ），當(dāng)字選擇線使），當(dāng)字選擇線使T T2 2 、T T3 3 管導(dǎo)管導(dǎo)通時(shí)，存儲(chǔ)的信息通過(guò)通時(shí)，存儲(chǔ)的信息通過(guò)A A、B B端向位線輸出。若原存信息為端向位線輸出。若原存信息為1 1，則電容，則電容C C1 1 上上存有電

33、荷，存有電荷，T T1 1 管導(dǎo)通而管導(dǎo)通而T T0 0 管截止，因此，位線管截止，因此，位線BSBS1 1 的預(yù)充電荷經(jīng)的預(yù)充電荷經(jīng)T T1 1 管泄管泄漏，位線漏，位線BSBS1 1 有讀出電流流過(guò)。經(jīng)讀出放大電路鑒別輸出。與此同時(shí)，有讀出電流流過(guò)。經(jīng)讀出放大電路鑒別輸出。與此同時(shí)，BSBS0 0 上的預(yù)充電荷上的預(yù)充電荷C CD D 可以通過(guò)可以通過(guò)A A點(diǎn)向點(diǎn)向C C1 1 進(jìn)行充電。故讀出過(guò)程也是刷新進(jìn)行充電。故讀出過(guò)程也是刷新過(guò)程。過(guò)程。再生操作：再生操作： “ “再生再生”或或“刷新刷新”。由于。由于4 4管存儲(chǔ)元的信息電荷有泄漏，電荷數(shù)不管存儲(chǔ)元的信息電荷有泄漏，電荷數(shù)不象象6

34、 6管存儲(chǔ)元電路由電源經(jīng)負(fù)載管源源不斷地補(bǔ)充，時(shí)間一長(zhǎng)就會(huì)丟失信息。必須管存儲(chǔ)元電路由電源經(jīng)負(fù)載管源源不斷地補(bǔ)充，時(shí)間一長(zhǎng)就會(huì)丟失信息。必須設(shè)法在外界按一定規(guī)律不斷給柵極進(jìn)行充電，按需要補(bǔ)足柵極的信息電荷。設(shè)法在外界按一定規(guī)律不斷給柵極進(jìn)行充電，按需要補(bǔ)足柵極的信息電荷。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器l4 4管動(dòng)態(tài)管動(dòng)態(tài)M0SM0S存儲(chǔ)元電路存儲(chǔ)元電路 刷新過(guò)程：在字選擇線上加一個(gè)脈沖就能實(shí)現(xiàn)自動(dòng)刷新。刷新過(guò)程：在字選擇線上加一個(gè)脈沖就能實(shí)現(xiàn)自動(dòng)刷新。顯然，只要定時(shí)給全部存儲(chǔ)元電路執(zhí)行一遍讀操作，而信顯然，只要定時(shí)給全部存儲(chǔ)元電路執(zhí)行一遍讀操作，而信息不向外輸出，那么就可以實(shí)現(xiàn)動(dòng)

35、態(tài)存儲(chǔ)器的再生或刷新。息不向外輸出，那么就可以實(shí)現(xiàn)動(dòng)態(tài)存儲(chǔ)器的再生或刷新。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器l單管動(dòng)態(tài)存儲(chǔ)元：?jiǎn)喂軇?dòng)態(tài)存儲(chǔ)元：為了進(jìn)一步縮小存儲(chǔ)器體積，提高集成度，在大容量動(dòng)態(tài)存儲(chǔ)器中都為了進(jìn)一步縮小存儲(chǔ)器體積，提高集成度，在大容量動(dòng)態(tài)存儲(chǔ)器中都采用單管動(dòng)態(tài)存儲(chǔ)元電路。如圖采用單管動(dòng)態(tài)存儲(chǔ)元電路。如圖6.206.20存儲(chǔ)元由存儲(chǔ)元由T T1 1和和C CS S構(gòu)成。構(gòu)成。寫(xiě)入時(shí)，字選擇線加高電平，使寫(xiě)入時(shí)，字選擇線加高電平，使T T1 1管導(dǎo)通，寫(xiě)入信息由數(shù)據(jù)線管導(dǎo)通，寫(xiě)入信息由數(shù)據(jù)線D D（位（位線）存入電容線）存入電容C CS S中。中。讀出時(shí)，首先要對(duì)數(shù)據(jù)線上的

36、分布電容讀出時(shí)，首先要對(duì)數(shù)據(jù)線上的分布電容C CD D預(yù)充電，再加入字脈沖，使預(yù)充電，再加入字脈沖，使1 1管導(dǎo)通，管導(dǎo)通，C CS S與與C CD D上電荷重新分配以達(dá)到平衡。根據(jù)動(dòng)態(tài)平衡的電荷數(shù)多上電荷重新分配以達(dá)到平衡。根據(jù)動(dòng)態(tài)平衡的電荷數(shù)多少來(lái)判斷原存信息是或，因此，每次讀出后，存儲(chǔ)內(nèi)容就被破壞。是少來(lái)判斷原存信息是或，因此，每次讀出后，存儲(chǔ)內(nèi)容就被破壞。是破壞性讀出，必須采取措施，以便再生原存信息。破壞性讀出，必須采取措施，以便再生原存信息。動(dòng)態(tài)動(dòng)態(tài)MOSMOS隨機(jī)存儲(chǔ)芯片的組成大體與靜態(tài)隨機(jī)存儲(chǔ)芯片的組成大體與靜態(tài)MOSMOS隨機(jī)芯片相似，由存儲(chǔ)體隨機(jī)芯片相似，由存儲(chǔ)體和外圍電路組

37、成，但外圍電路由于再生操作要復(fù)雜得多。和外圍電路組成，但外圍電路由于再生操作要復(fù)雜得多。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)MOS存儲(chǔ)器DCDCST1數(shù)據(jù)線字選擇線單管動(dòng)態(tài)存儲(chǔ)電路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理動(dòng)態(tài)存儲(chǔ)器的刷新（Refresh）刷新的定義和原因刷新的定義和原因1 1、定義、定義 定期向電容補(bǔ)充電荷定期向電容補(bǔ)充電荷原因：原因： 動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)瀉放，需定期向電容補(bǔ)充電電，時(shí)間一長(zhǎng)電容電荷會(huì)瀉放，需定期向電容補(bǔ)充電荷，以保持信息不變。荷，以保持信息不變。注意刷新與重寫(xiě)的區(qū)別注意刷新與重寫(xiě)的區(qū)別

38、l重寫(xiě)：破壞性讀出后重寫(xiě)，以恢復(fù)原來(lái)的信息重寫(xiě)：破壞性讀出后重寫(xiě)，以恢復(fù)原來(lái)的信息l刷新：非破壞性讀出的動(dòng)態(tài)刷新：非破壞性讀出的動(dòng)態(tài)M M，需補(bǔ)充電荷以保持原來(lái)的信息，需補(bǔ)充電荷以保持原來(lái)的信息v2 2、刷新周期、刷新周期從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束時(shí)刻，到本次對(duì)從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束時(shí)刻，到本次對(duì)整個(gè)存儲(chǔ)器完成全部刷新一遍為止的時(shí)間間隔整個(gè)存儲(chǔ)器完成全部刷新一遍為止的時(shí)間間隔一般為一般為2ms2ms，4ms4ms或或8ms8msv3 3、刷新方式：、刷新方式：按行讀；按行讀；集中式集中式分散式分散式異步式異步式刷新方式3872周期周期(1936s)128周期周期(64s)4000周期周期存

39、儲(chǔ)系統(tǒng)周期存儲(chǔ)系統(tǒng)周期t tc ct tc ct tc ct tc ct tc ct tc ct tc ct tc c 在刷新間隔內(nèi)，前段時(shí)間進(jìn)行正常操作，不刷新；需在刷新間隔內(nèi)，前段時(shí)間進(jìn)行正常操作，不刷新；需要刷新時(shí)，暫停讀要刷新時(shí)，暫停讀/寫(xiě)周期，集中刷新整個(gè)存儲(chǔ)器寫(xiě)周期，集中刷新整個(gè)存儲(chǔ)器 由于刷新集中進(jìn)行，會(huì)造成芯片由于刷新集中進(jìn)行，會(huì)造成芯片“死時(shí)間死時(shí)間”過(guò)長(zhǎng)；因過(guò)長(zhǎng)；因?yàn)樾酒谒⑿逻^(guò)程中，禁止了正常的讀為芯片在刷新過(guò)程中，禁止了正常的讀/寫(xiě)操作寫(xiě)操作 把一個(gè)存儲(chǔ)周期分為兩半，前半段時(shí)間用來(lái)讀把一個(gè)存儲(chǔ)周期分為兩半，前半段時(shí)間用來(lái)讀/寫(xiě)操寫(xiě)操作或維持信息，后半段時(shí)間作為刷新操作時(shí)

40、間作或維持信息，后半段時(shí)間作為刷新操作時(shí)間 加長(zhǎng)了系統(tǒng)周期，刷新過(guò)于頻繁加長(zhǎng)了系統(tǒng)周期，刷新過(guò)于頻繁v 前兩種方式的結(jié)合，把刷新操作平均分散到整個(gè)刷前兩種方式的結(jié)合，把刷新操作平均分散到整個(gè)刷新周期（新周期（PC機(jī)采用的刷新方式）機(jī)采用的刷新方式）v 例如：將例如：將61166116芯片在芯片在2ms2ms內(nèi)分散地把內(nèi)分散地把128128行刷新一遍行刷新一遍20002000 s s128 =15.625 128 =15.625 s s 15.5 15.5 s s即每隔即每隔15.5 15.5 s s刷新一行刷新一行v 說(shuō)明說(shuō)明1M1M1 1位位( (51251220482048) DRAM)

41、DRAM芯片的刷新方法，芯片的刷新方法，刷新周期定為刷新周期定為8ms8ms【解】【解】逐行進(jìn)行刷新逐行進(jìn)行刷新512行，每行行，每行2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，整個(gè)個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，整個(gè)芯片在芯片在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512次刷新操作次刷新操作v集中刷新集中刷新在在8ms中某個(gè)時(shí)間段，連續(xù)進(jìn)行中某個(gè)時(shí)間段，連續(xù)進(jìn)行512次刷新操作次刷新操作“死時(shí)間死時(shí)間”：t0=512 T (T為存儲(chǔ)器讀寫(xiě)周期為存儲(chǔ)器讀寫(xiě)周期）v異步刷新異步刷新v8ms分成分成512個(gè)時(shí)間段，每隔個(gè)時(shí)間段，每隔8ms51215.625s 對(duì)芯片刷新一次對(duì)芯片刷新一次(一行一行)，消除長(zhǎng)時(shí)間的，消除長(zhǎng)時(shí)間的“死時(shí)間死時(shí)間

42、” DRAMDRAM存儲(chǔ)器的刷新需要有硬件電路的支持，存儲(chǔ)器的刷新需要有硬件電路的支持，包括刷新計(jì)數(shù)器、刷新包括刷新計(jì)數(shù)器、刷新/ /訪存裁決、刷新控制邏輯訪存裁決、刷新控制邏輯等。這些控制線路形成等。這些控制線路形成DRAMDRAM控制器?？刂破鳌４鎯?chǔ)器控制電路 1. EDRAM 1. EDRAM芯片芯片 EDRAMEDRAM芯片又稱增強(qiáng)型芯片又稱增強(qiáng)型DRAMDRAM芯片，它在芯片，它在DRAMDRAM芯片上芯片上集成了一個(gè)集成了一個(gè)SRAMSRAM實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器，從而實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器，從而使使DRAMDRAM芯片的性能得到顯著改進(jìn)芯片的性能得到顯著改進(jìn) 2.EDRA

43、M2.EDRAM內(nèi)存條內(nèi)存條 一片一片EDRAMEDRAM的容量為的容量為1M1M4 4位，位，8 8片這樣的芯片片這樣的芯片( (位位擴(kuò)展）可組成擴(kuò)展）可組成1M1M3232位的存儲(chǔ)模塊。位的存儲(chǔ)模塊。 當(dāng)某模塊被選中，此模塊的當(dāng)某模塊被選中，此模塊的8 8個(gè)個(gè)EDRAMEDRAM芯片同時(shí)動(dòng)芯片同時(shí)動(dòng)作，作，8 8個(gè)個(gè)4 4位數(shù)據(jù)端口位數(shù)據(jù)端口D3D0D3D0同時(shí)與同時(shí)與3232位數(shù)據(jù)總線交換位數(shù)據(jù)總線交換數(shù)據(jù)，完成一次數(shù)據(jù)，完成一次3232位字的存取位字的存取3.2.4 高性能的主存儲(chǔ)器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理l系統(tǒng)系統(tǒng)RAMRAM區(qū)區(qū)地址最低端的地址最低端的640KB640KB空間空

44、間由由DOSDOS進(jìn)行管理進(jìn)行管理l顯示顯示RAMRAM區(qū)區(qū)128KB128KB主存空間保留給顯示緩沖存儲(chǔ)區(qū)主存空間保留給顯示緩沖存儲(chǔ)區(qū)顯示顯示RAMRAM區(qū)并沒(méi)有被完全使用區(qū)并沒(méi)有被完全使用l擴(kuò)展擴(kuò)展ROMROM區(qū)區(qū)I/OI/O接口電路卡上的接口電路卡上的ROMROMl系統(tǒng)系統(tǒng)ROMROM區(qū)區(qū)ROM-BIOSROM-BIOS程序程序PC機(jī)最低1MB主存上位主存區(qū)上位主存區(qū)UMA常規(guī)主存常規(guī)主存計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理ROM芯片的類(lèi)型lMROMMROM（掩膜（掩膜ROMROM）掩膜工藝直接制作掩膜工藝直接制作lPROMPROM（一次性編程（一次性編程ROMROM

45、）允許用戶進(jìn)行一次性編程允許用戶進(jìn)行一次性編程lEPROMEPROM（可擦除可編程（可擦除可編程ROMROM）紫外光擦除、并可重復(fù)編程的紫外光擦除、并可重復(fù)編程的ROMROMlEEPROMEEPROM（電擦除可編程（電擦除可編程ROMROM）擦除和編程（擦寫(xiě)）通過(guò)加電進(jìn)行擦除和編程（擦寫(xiě)）通過(guò)加電進(jìn)行l(wèi)Flash MemoryFlash Memory（閃速存儲(chǔ)器）（閃速存儲(chǔ)器）新型的電擦除可編程新型的電擦除可編程ROMROM快速擦除整片或數(shù)據(jù)塊快速擦除整片或數(shù)據(jù)塊計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理v 閃速存儲(chǔ)器是在閃速存儲(chǔ)器是在EPROMEPROM功能基礎(chǔ)上增加了芯功能基礎(chǔ)上增加了芯片的電擦除和重新

46、編程能力片的電擦除和重新編程能力v 28F256A28F256A通過(guò)引入一個(gè)指令寄存器來(lái)實(shí)現(xiàn)這通過(guò)引入一個(gè)指令寄存器來(lái)實(shí)現(xiàn)這種功能。其作用是種功能。其作用是(7(7條指令由條指令由CPUCPU提供）提供）(1) (1) 保證保證TTLTTL電平的控制信號(hào)輸入；電平的控制信號(hào)輸入；(2) (2) 在擦除和編程過(guò)程中穩(wěn)定供電；在擦除和編程過(guò)程中穩(wěn)定供電；(3) (3) 最大限度地與最大限度地與EPROMEPROM兼容。兼容。v 28F256A28F256A是是256K(32k256K(32k8)8)容量，除了指令寄容量，除了指令寄存器在內(nèi)的控制和定時(shí)邏輯，其余部分與一般存器在內(nèi)的控制和定時(shí)邏輯，其

47、余部分與一般半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)相似半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)相似閃速存儲(chǔ)器的工作原理閃速存儲(chǔ)器的工作原理28F256A工作模式VppA0A9CE*OE*WE*DQ0-DQ7只只讀讀讀讀VPPL A0 A9 0 01數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止 VPPL 0 11三態(tài)輸出三態(tài)輸出等待等待VPPL 1 三態(tài)輸出三態(tài)輸出廠家代碼廠家代碼 VPPL0V1D000數(shù)據(jù)數(shù)據(jù)=89H器件代碼器件代碼 VPPL1V1D000數(shù)據(jù)數(shù)據(jù)= B9H讀讀寫(xiě)寫(xiě)讀讀VPPH A0A90 01數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止 VPPH011三態(tài)輸出三態(tài)輸出備用備用VPPH1三態(tài)輸出三態(tài)輸出寫(xiě)寫(xiě)VPPH A0A90 10數(shù)據(jù)輸入

48、數(shù)據(jù)輸入計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理Flash MemorylAT29C040AAT29C040Al存儲(chǔ)結(jié)構(gòu)：存儲(chǔ)結(jié)構(gòu)：512K512K8 8l有有1919個(gè)地址引腳個(gè)地址引腳A18A18A0A0l8 8個(gè)數(shù)據(jù)引腳個(gè)數(shù)據(jù)引腳I/O7I/O7I/O0I/O0l3 3個(gè)控制引腳個(gè)控制引腳片選片選CSCS* *輸出允許輸出允許OEOE* *寫(xiě)允許寫(xiě)允許WEWE* *l扇區(qū)（扇區(qū)（256256字節(jié)）擦寫(xiě)字節(jié)）擦寫(xiě)l查詢擦寫(xiě)是否完成查詢擦寫(xiě)是否完成計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3.4.1 3.4.1 雙端口存儲(chǔ)器雙端口存儲(chǔ)器 同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線

49、路路, ,提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作3.4.2 3.4.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器 每個(gè)模塊各自以等同的方式與每個(gè)模塊各自以等同的方式與CPUCPU傳送信息。傳送信息。 連續(xù)地址分布在相鄰的模塊，對(duì)連續(xù)字的成塊連續(xù)地址分布在相鄰的模塊，對(duì)連續(xù)字的成塊傳送可以重疊進(jìn)行實(shí)現(xiàn)流水線并行存取傳送可以重疊進(jìn)行實(shí)現(xiàn)流水線并行存取3.4.3 3.4.3 相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器 按內(nèi)容尋址的存儲(chǔ)器按內(nèi)容尋址的存儲(chǔ)器 把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)，把存儲(chǔ)單元所存內(nèi)容的某

50、一部分作為檢索項(xiàng)，去檢索該存儲(chǔ)器，并對(duì)存儲(chǔ)器中與該檢索項(xiàng)符合的去檢索該存儲(chǔ)器，并對(duì)存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭氪鎯?chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭攵嗄K交叉存儲(chǔ)器v方案一：順序方式 (a) 主存地址被分成高n位和低m位，高位（n）表示模塊號(hào)，低位（m位）表示塊內(nèi)地址； (b) 在一個(gè)模塊內(nèi)，程序是從低位地址連續(xù)存放； (c) 對(duì)連續(xù)單元存取，一般僅對(duì)一個(gè)模塊操作 (d) 特點(diǎn)：多模塊并行工作易擴(kuò)充容量故障局部性。多模塊交叉存儲(chǔ)器數(shù)據(jù)總線 模塊i 模塊2 n-1 模塊0 模塊號(hào) 塊內(nèi)地址 MAR m 位 n 位 并行多模塊存儲(chǔ)器結(jié)構(gòu)框圖.多模塊交叉存儲(chǔ)器v方案二：交叉方式 (a) 主

51、存地址被分成高n位和低m位，低位（m位）表示模塊號(hào)，高位（n）表示塊內(nèi)地址； (b) 各模塊間采用多模塊交叉編址； (c) 對(duì)連續(xù)單元存取，則多個(gè)模塊并行工作 (d) 特點(diǎn)：多模塊并行工作，速度快不易擴(kuò)展故障全局性。多模塊交叉存儲(chǔ)器 模塊i 模塊2 n-1 模塊0塊內(nèi)行地址 模塊號(hào) MAR n 位 m 位 多模塊交叉存取存儲(chǔ)器結(jié)構(gòu)框圖.數(shù)據(jù)總線3.4.1 3.4.1 雙端口存儲(chǔ)器雙端口存儲(chǔ)器 同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線路路, ,提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操

52、作中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作3.4.2 3.4.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器 每個(gè)模塊各自以等同的方式與每個(gè)模塊各自以等同的方式與CPUCPU傳送信息。傳送信息。 連續(xù)地址分布在相鄰的模塊，對(duì)連續(xù)字的成塊連續(xù)地址分布在相鄰的模塊，對(duì)連續(xù)字的成塊傳送可以重疊進(jìn)行實(shí)現(xiàn)流水線并行存取傳送可以重疊進(jìn)行實(shí)現(xiàn)流水線并行存取3.4.3 3.4.3 相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器 按內(nèi)容尋址的存儲(chǔ)器按內(nèi)容尋址的存儲(chǔ)器 把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)，把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)，去檢索該存儲(chǔ)器，并對(duì)存儲(chǔ)器中與該檢索項(xiàng)符合的去檢索該存儲(chǔ)器，并對(duì)存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀

53、出或?qū)懭氪鎯?chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭?.5 Cache存儲(chǔ)器Cache: a safe place for hiding or storing things.v在相對(duì)容量較大而速度較慢的主存與高速處理器之在相對(duì)容量較大而速度較慢的主存與高速處理器之間設(shè)置的少量但快速的存儲(chǔ)器間設(shè)置的少量但快速的存儲(chǔ)器v主要目的：提高存儲(chǔ)器速度主要目的：提高存儲(chǔ)器速度v為追求高速，包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)為追求高速，包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)3.5.1 Cache基本原理vCPUCPU與與cachecache之間的數(shù)之間的數(shù)據(jù)交換以字據(jù)交換以字( (字節(jié)字節(jié)) )為為單位單位vCacheCache與主

54、存間的數(shù)據(jù)與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位傳送以數(shù)據(jù)塊為單位v一個(gè)塊一個(gè)塊(Block)(Block)由若干由若干字組成字組成Cache的讀操作l高速命中高速命中(Hit)(Hit)：微處理器讀取主存的內(nèi)容已包含：微處理器讀取主存的內(nèi)容已包含在在CacheCache中，可以直接讀取中，可以直接讀取CacheCache，不用訪問(wèn)主存，不用訪問(wèn)主存從從CPU接收地址接收地址RAY（命中（命中hit）N（失效（失效miss）開(kāi)始開(kāi)始Cache中含中含RA？從從Cache讀讀RA的字送的字送CPU從主存讀含從主存讀含RA的塊的塊向向CPU傳送傳送RA的字的字向向Cache傳送含傳送含RA的主存塊的主存

55、塊結(jié)束結(jié)束l高速失效高速失效(Miss)(Miss)、缺失、未命、缺失、未命中中：微處理器讀取主存的內(nèi)容：微處理器讀取主存的內(nèi)容不在不在CacheCache中，需要訪問(wèn)主存中，需要訪問(wèn)主存讀取一個(gè)數(shù)據(jù)塊讀取一個(gè)數(shù)據(jù)塊 Cache的工作原理1、Cache以塊為單位進(jìn)行操作以塊為單位進(jìn)行操作2、當(dāng)、當(dāng)CPU發(fā)出訪內(nèi)操作請(qǐng)求后，首先由發(fā)出訪內(nèi)操作請(qǐng)求后，首先由Cache控制器判斷當(dāng)前請(qǐng)求的字是控制器判斷當(dāng)前請(qǐng)求的字是否在否在Cache中，若在，叫命中，否則，不命中中，若在，叫命中，否則，不命中3、 若命中：若命中：若是若是“讀讀”請(qǐng)求，則直接對(duì)請(qǐng)求，則直接對(duì)Cache讀，與主存無(wú)關(guān)讀，與主存無(wú)關(guān)若是

56、若是“寫(xiě)寫(xiě)”請(qǐng)求：請(qǐng)求：vCache單元與主存單元同時(shí)寫(xiě)（單元與主存單元同時(shí)寫(xiě)（Write through寫(xiě)）寫(xiě)）v只更新只更新Cache單元并加標(biāo)記，移出時(shí)修改主存（寫(xiě)回單元并加標(biāo)記，移出時(shí)修改主存（寫(xiě)回Copy back）v只寫(xiě)入主存，并在只寫(xiě)入主存，并在Cache中加標(biāo)記，下次從中加標(biāo)記，下次從MM讀出，保證正確。讀出，保證正確。4、未命中時(shí)：、未命中時(shí)：若是若是“讀讀”請(qǐng)求，則從主存讀出所需字送請(qǐng)求，則從主存讀出所需字送CPU，且把含該字的一塊，且把含該字的一塊送送Cache，稱，稱“裝入通過(guò)裝入通過(guò)”，若，若Cache已滿，置換算法；已滿，置換算法；若是若是“寫(xiě)寫(xiě)”請(qǐng)求，直接寫(xiě)入主存

57、。請(qǐng)求，直接寫(xiě)入主存。Cache的命中率v命中率（命中率（Hit RateHit Rate）：高速命中的概率：高速命中的概率h=NcNc +Nmcache/主存系統(tǒng)的主存系統(tǒng)的平均訪問(wèn)時(shí)間平均訪問(wèn)時(shí)間ta：ta=htc+(1-h)tmtc命中時(shí)的命中時(shí)的cache訪問(wèn)時(shí)間訪問(wèn)時(shí)間tm未命中時(shí)的主存訪問(wèn)時(shí)間未命中時(shí)的主存訪問(wèn)時(shí)間h命中率命中率Nccache完成存取的總次數(shù)完成存取的總次數(shù)Nm主存完成存取的總次數(shù)主存完成存取的總次數(shù)設(shè)設(shè)r=tm/tc表示主存慢于表示主存慢于cache的倍率的倍率tce=ta=tchtc+ (1-h)tm1h+ (1-h)r=1r+ (1-r)hCache的訪問(wèn)效率

58、e【例【例5】CPU執(zhí)行一段程序時(shí)，執(zhí)行一段程序時(shí)，cache完成存取的次完成存取的次數(shù)為數(shù)為1900次，主存完成存取的次數(shù)為次，主存完成存取的次數(shù)為100次，次，已知已知cache存取周期為存取周期為50ns，主存存取周期，主存存取周期為為250ns，求，求cache/主存系統(tǒng)的效率和平均主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。訪問(wèn)時(shí)間?！窘狻俊窘狻?h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3% ta=tc/e=50ns/0.833=60ns 或者，或者，ta=ht

59、c+(1-h)tm=60nsCache結(jié)構(gòu)vCache的數(shù)據(jù)塊稱為行（線的數(shù)據(jù)塊稱為行（線Line，槽，槽Slot）用用Li表示，其中表示，其中i=0,1,m-1，共有，共有m=2r行行v主存的數(shù)據(jù)塊稱為塊（主存的數(shù)據(jù)塊稱為塊（Block）用用Bj表示，其中表示，其中j=0,1,n-1，共有，共有n=2s塊塊v行與塊是等長(zhǎng)的，包含行與塊是等長(zhǎng)的，包含k=2w個(gè)主存字個(gè)主存字字是字是CPU每次訪問(wèn)存儲(chǔ)器時(shí)可存取的最小單位每次訪問(wèn)存儲(chǔ)器時(shí)可存取的最小單位vCache由數(shù)據(jù)存儲(chǔ)器和標(biāo)簽存儲(chǔ)器組成由數(shù)據(jù)存儲(chǔ)器和標(biāo)簽存儲(chǔ)器組成數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器：高速緩存主存數(shù)據(jù)：高速緩存主存數(shù)據(jù)標(biāo)簽存儲(chǔ)器標(biāo)簽存儲(chǔ)器：

60、保存數(shù)據(jù)所在主存的地址信息：保存數(shù)據(jù)所在主存的地址信息 3.5.2 主存與Cache的地址映射vCache通過(guò)地址映射通過(guò)地址映射(mapping)的方法確定主存的方法確定主存塊與塊與Cache行之間的對(duì)應(yīng)關(guān)系，確定一個(gè)主存行之間的對(duì)應(yīng)關(guān)系，確定一個(gè)主存塊應(yīng)該存放到哪個(gè)塊應(yīng)該存放到哪個(gè)Cache行中行中v全相聯(lián)映射全相聯(lián)映射(fully associative mapping)可以將一個(gè)主存塊存儲(chǔ)到任意一個(gè)可以將一個(gè)主存塊存儲(chǔ)到任意一個(gè)Cache行行v直接映射直接映射(direct mapping)將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache行行v組相聯(lián)映射組相聯(lián)映射(s

61、et associative mapping)可以將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)可以將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache組中組中任意一個(gè)行任意一個(gè)行直接映射、直接映射、2/4/82/4/8路組相聯(lián)映射使用較多路組相聯(lián)映射使用較多全相聯(lián)映射v優(yōu)點(diǎn)：命中率較高，優(yōu)點(diǎn)：命中率較高，Cache的存儲(chǔ)空間利用率高的存儲(chǔ)空間利用率高v缺點(diǎn)：線路復(fù)雜，成本高，速度低缺點(diǎn)：線路復(fù)雜，成本高，速度低直接映射v優(yōu)點(diǎn)：硬件簡(jiǎn)單，容易實(shí)現(xiàn)優(yōu)點(diǎn)：硬件簡(jiǎn)單，容易實(shí)現(xiàn)v缺點(diǎn)：命中率低，缺點(diǎn)：命中率低， Cache的存儲(chǔ)空間利用率低的存儲(chǔ)空間利用率低組相聯(lián)映射v組間采用直接映射，組內(nèi)為全相聯(lián)組間采用直接映射，組內(nèi)為全相聯(lián)v硬

62、件較簡(jiǎn)單，速度較快，命中率較高硬件較簡(jiǎn)單，速度較快，命中率較高3.5.3 替換策略v替換問(wèn)題替換問(wèn)題新主存塊要進(jìn)入新主存塊要進(jìn)入Cache，決定替換哪個(gè)原主存塊，決定替換哪個(gè)原主存塊直接映射，只能替換唯一的一個(gè)直接映射，只能替換唯一的一個(gè)Cache行行全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法）全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法）1. 最不常用最不常用(LFU: least-frequently used)替換使用次數(shù)最少的塊替換使用次數(shù)最少的塊2. 最近最少使用法最近最少使用法(LRU: least-recently used)本指替換近期最少使用的塊，實(shí)際實(shí)現(xiàn)的是替換最本指替換近期最少使用

63、的塊，實(shí)際實(shí)現(xiàn)的是替換最久沒(méi)有被使用的塊久沒(méi)有被使用的塊3. 隨機(jī)法隨機(jī)法(random)隨意選擇被替換的塊，不依賴以前的使用情況隨意選擇被替換的塊，不依賴以前的使用情況LRU替換算法vLRU能較好地反映程序的局部性，因而其命中率較高，能較好地反映程序的局部性，因而其命中率較高，但實(shí)現(xiàn)的硬件較復(fù)雜但實(shí)現(xiàn)的硬件較復(fù)雜v2路組相聯(lián)：使用一個(gè)路組相聯(lián)：使用一個(gè)U位。某個(gè)位。某個(gè)Cache塊被訪問(wèn)，該塊被訪問(wèn)，該塊塊U位置位置1；對(duì)應(yīng)塊；對(duì)應(yīng)塊U位置位置0。替換。替換U位為位為0的塊的塊v4/8路組相聯(lián)：運(yùn)用堆棧型算法。最近訪問(wèn)的塊放上面，路組相聯(lián)：運(yùn)用堆棧型算法。最近訪問(wèn)的塊放上面，最下面存放最久沒(méi)

64、有訪問(wèn)的塊。替換最下面的塊最下面存放最久沒(méi)有訪問(wèn)的塊。替換最下面的塊3.5.4 寫(xiě)入策略v處理器對(duì)處理器對(duì)Cache讀占大多數(shù)，也容易提高速度讀占大多數(shù)，也容易提高速度v寫(xiě)入寫(xiě)入Cache有些問(wèn)題：有些問(wèn)題：確認(rèn)命中，才可以對(duì)確認(rèn)命中，才可以對(duì)Cache塊寫(xiě)入塊寫(xiě)入寫(xiě)入的數(shù)據(jù)字?jǐn)?shù)不定寫(xiě)入的數(shù)據(jù)字?jǐn)?shù)不定寫(xiě)入后可能導(dǎo)致與主存內(nèi)容不一致寫(xiě)入后可能導(dǎo)致與主存內(nèi)容不一致v寫(xiě)入策略寫(xiě)入策略解決主存內(nèi)容的更新問(wèn)題，保持正確解決主存內(nèi)容的更新問(wèn)題，保持正確v直寫(xiě)法直寫(xiě)法(write through)全寫(xiě)法全寫(xiě)法寫(xiě)入寫(xiě)入Cache的同時(shí)也寫(xiě)入主存（下一級(jí)存儲(chǔ)器）的同時(shí)也寫(xiě)入主存（下一級(jí)存儲(chǔ)器）v回寫(xiě)法回寫(xiě)法(w

65、rite back)寫(xiě)回法寫(xiě)回法只寫(xiě)入只寫(xiě)入Cache，在被替換時(shí)才寫(xiě)回主存，在被替換時(shí)才寫(xiě)回主存直寫(xiě)和回寫(xiě)的比較v直寫(xiě)策略直寫(xiě)策略優(yōu)點(diǎn)：簡(jiǎn)單可靠?jī)?yōu)點(diǎn)：簡(jiǎn)單可靠缺點(diǎn)：總線操作頻繁、影響工作速度缺點(diǎn)：總線操作頻繁、影響工作速度解決方法：在解決方法：在Cache與主存間設(shè)置一級(jí)與主存間設(shè)置一級(jí)/多級(jí)緩多級(jí)緩沖器，形成實(shí)用的沖器，形成實(shí)用的“緩沖直寫(xiě)緩沖直寫(xiě)”方式，提高速方式，提高速度度v回寫(xiě)策略回寫(xiě)策略優(yōu)點(diǎn)：可以減少寫(xiě)入主存次數(shù)、提高速度優(yōu)點(diǎn)：可以減少寫(xiě)入主存次數(shù)、提高速度缺點(diǎn)：硬件結(jié)構(gòu)比較復(fù)雜缺點(diǎn)：硬件結(jié)構(gòu)比較復(fù)雜實(shí)現(xiàn)方法：為了表明實(shí)現(xiàn)方法：為了表明Cache是否被修改，需要是否被修改，需要設(shè)置

66、一個(gè)更新位（設(shè)置一個(gè)更新位（update，污染位，污染位dirty bit）。）。替換時(shí)只需將被修改的替換時(shí)只需將被修改的Cache塊內(nèi)容寫(xiě)入主存塊內(nèi)容寫(xiě)入主存寫(xiě)未命中的處理方法v寫(xiě)訪問(wèn)并不需要寫(xiě)訪問(wèn)并不需要Cache塊中所有數(shù)據(jù)。寫(xiě)未命中時(shí)，塊中所有數(shù)據(jù)。寫(xiě)未命中時(shí)，寫(xiě)入的數(shù)據(jù)是否還要將其讀回寫(xiě)入的數(shù)據(jù)是否還要將其讀回Cache呢？呢？v寫(xiě)分配法寫(xiě)分配法( write allocate，WTWA )先把數(shù)據(jù)所在的塊調(diào)入先把數(shù)據(jù)所在的塊調(diào)入Cache，然后再進(jìn)行寫(xiě)入。，然后再進(jìn)行寫(xiě)入。類(lèi)似讀失效的方式，也稱類(lèi)似讀失效的方式，也稱fetch on writev不寫(xiě)分配法不寫(xiě)分配法( no-write allocate，WTNWA )直接把數(shù)據(jù)寫(xiě)入下一級(jí)存儲(chǔ)器，不將相應(yīng)的塊調(diào)入直接把數(shù)據(jù)寫(xiě)入下一級(jí)存儲(chǔ)器，不將相應(yīng)的塊調(diào)入Cache，也稱，也稱write aroundv直寫(xiě)策略通常配合不寫(xiě)分配法，回寫(xiě)策略一般采用直寫(xiě)策略通常配合不寫(xiě)分配法，回寫(xiě)策略一般采用寫(xiě)分配法寫(xiě)分配法80486的片上Cachev指令和數(shù)據(jù)共用指令和數(shù)據(jù)共用的的4路組相聯(lián)路組相聯(lián)Cache結(jié)構(gòu)結(jié)構(gòu)v8KB容量分成容量分成1