計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ)習(xí)題.doc

《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ)習(xí)題.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ)習(xí)題.doc（20頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、 第三、四章習(xí)題 一、選擇題 1．對(duì)真值0表示形式唯一的機(jī)器數(shù)是__B_______。 A．原碼 Ｂ．補(bǔ)碼和移碼 Ｃ．反碼 Ｄ．以上都不對(duì) 2．某機(jī)字長(zhǎng)8位，采用補(bǔ)碼形式（其中1位為符號(hào)位），則機(jī)器數(shù)所能表示的范圍是 ______ _C_____。 A．－127~127 B．－128~128 C．－128~＋127 D. 0~255 3．用ｎ＋１位字長(zhǎng)表示定點(diǎn)數(shù)（其中1位為符號(hào)位），它所能表示的整數(shù)范圍是_A____，它所能表示的小數(shù)范圍是____D___。 A．0≤｜Ｎ｜≤２ｎ－１ Ｂ．0≤｜Ｎ｜≤２ｎ＋１－１ C．0≤｜Ｎ｜≤1－２－（ｎ＋１）

2、 Ｄ．0≤｜Ｎ｜≤１－２－ｎ 4. 設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含1位符號(hào)位），若寄存器內(nèi)容為9BH，則對(duì)應(yīng)的十進(jìn)制數(shù)為 C 。 A. -27 B. -97 C. -101 D. 155 5. 若9BH表示移碼（含1位符號(hào)位），其對(duì)應(yīng)的十進(jìn)制數(shù)是 A 移碼符號(hào)位用1表示正數(shù)，用0表示負(fù)數(shù) 。 A. 27 B. -27 C. -101

3、 D. 101 6. 設(shè)寄存器內(nèi)容為10000000，（移碼，符號(hào)位為1，表示正0）若它等于0，則為 D 。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼 ` 7. 設(shè)寄存器內(nèi)容為10000000，若它等于-128，則為 B 。 A. 原碼 B. 補(bǔ)碼 C. 反碼

4、 D. 移碼 8. 設(shè)寄存器內(nèi)容為10000000，若它等于-127，則為 C 。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼 9. 設(shè)寄存器內(nèi)容為10000000，若它等于-0，則為 A 。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼

5、10. 設(shè)寄存器內(nèi)容為11111111，若它等于+127，則為 。 A. 原碼 B. 補(bǔ)碼 C 反碼 D. 移碼 11. 大部分計(jì)算機(jī)內(nèi)的減法是用_______實(shí)現(xiàn)。 A 將被減數(shù)加到減數(shù)中 B 從被減數(shù)中減去減數(shù) C 補(bǔ)數(shù)的相加 D 從減數(shù)中減去被減數(shù) 12 補(bǔ)碼加減法是指___________。 A. 操作數(shù)用補(bǔ)碼表示，兩數(shù)相加減，符號(hào)位單獨(dú)處理，減法用

6、加法代替 B. 操作數(shù)用補(bǔ)碼表示，符號(hào)位和數(shù)值位一起參加運(yùn)算，結(jié)果的符號(hào)與加減法相同 C. 操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加減，減某數(shù)用加負(fù)某數(shù)的補(bǔ)碼代替，結(jié)果的符號(hào)在運(yùn)算中形成 D. 操作數(shù)用補(bǔ)碼表示，有數(shù)符決定兩數(shù)的操作，符號(hào)位單獨(dú)處理 13 在原碼一位乘中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是__________。 A 原碼 B 補(bǔ)碼 C 絕對(duì)值 D 絕對(duì)值的補(bǔ)碼 14 兩補(bǔ)碼相加，采用1為符號(hào)位，則當(dāng)________時(shí)，表示結(jié)果溢出 A 最高位有進(jìn)位 B 最高位進(jìn)位和

7、次高位進(jìn)位異或結(jié)果為0 C 最高位為1 D 最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為1 15. 在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其原因是________。 A．主存容量不夠 B. 運(yùn)算結(jié)果無(wú)法表示。 C．操作數(shù)地址過(guò)大 D. 以上都不對(duì) 16. 在浮點(diǎn)機(jī)中，下列說(shuō)法________是正確的。 A．尾數(shù)的第一數(shù)位為1時(shí)，即為規(guī)格化形式。 B．尾數(shù)的第一數(shù)位與數(shù)符不同時(shí)，即為規(guī)格化形式。 C．不同的機(jī)器數(shù)有不同的規(guī)格化形式。 D．尾數(shù)的第一數(shù)位為0時(shí)，即為規(guī)格化形式。 17. 在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則

8、是________。 A．尾數(shù)的符號(hào)位與第一數(shù)位不同 B．尾數(shù)的第一數(shù)位為1，數(shù)符任意。 C．尾數(shù)的符號(hào)位與第一數(shù)位相同。 D．階符與數(shù)符不同。 18. 在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是_________。 A．尾數(shù)的第一數(shù)位為1，數(shù)符任意。 B．尾數(shù)的符號(hào)位與第一數(shù)位相同。 C．尾數(shù)的符號(hào)位與第一數(shù)位不同。 D．階符與數(shù)符不同。 19. 設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)BHA為原碼，則算術(shù)左移一位得________,算術(shù)右移一位得____________。 A．F4H EDH B. B4H 6DH

9、 C．F4H 9DH D.B5H EDH 20.運(yùn)算器的主要功能是進(jìn)行__________。 A.算術(shù)運(yùn)算。 B.邏輯運(yùn)算 C．算術(shù)邏輯運(yùn)算 D.初等函數(shù)運(yùn)算 21.運(yùn)算器由許多部件組成，其核心部分是_____________。 A．?dāng)?shù)據(jù)總線 B.算術(shù)邏輯運(yùn)算單元 C．累加寄存器 D. 多路開(kāi)關(guān) 22. 定點(diǎn)運(yùn)算器用來(lái)進(jìn)行___

10、________。 A．十進(jìn)制數(shù)的加法運(yùn)算 B．定點(diǎn)運(yùn)算 C．浮點(diǎn)運(yùn)算 D．既進(jìn)行浮點(diǎn)運(yùn)算也進(jìn)行定點(diǎn)運(yùn)算。 23.串行運(yùn)算器結(jié)構(gòu)簡(jiǎn)單，其運(yùn)算規(guī)律是________。 A．由低位到高位先行進(jìn)行進(jìn)位運(yùn)算 B．由高位到低位先行進(jìn)行進(jìn)位運(yùn)算 C．由低位到高位逐位運(yùn)算 D．由高位到低位逐位運(yùn)算 24.四片74181和一片74182相配合，具有如下_________種僅為傳遞功能。 A．行波進(jìn)位 B．組（小組）內(nèi)并行進(jìn)位，組（小組）間并行進(jìn)位 C．組（小組）內(nèi)并行進(jìn)位，組（小組）間行波進(jìn)位 D．組內(nèi)行波進(jìn)位，組間并行進(jìn)位 25.早期的硬件乘法器設(shè)計(jì)中，通常采用加和移位相結(jié)合的

11、方法，具體算法是________，但 需要有___________控制。 A．串行加法和串行移位 觸發(fā)器 B．并行加法和串行左移 計(jì)數(shù)器 C．并行加法和串行右移 計(jì)數(shù)器 D．串行加法和串行右移 觸發(fā)器 25. 下面有關(guān)浮點(diǎn)運(yùn)算器的描述中，正確的是_______（多項(xiàng)選擇）。 A．浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的頂點(diǎn)運(yùn)算部件（階碼部件和尾數(shù)部件）來(lái)實(shí)現(xiàn) B．階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 C．階碼部件只進(jìn)行加、減和比較操作 D．尾數(shù)部件只進(jìn)行乘、除操作 26.計(jì)算機(jī)中表示地址時(shí)，采用__________。 A．原碼

12、 B. 補(bǔ)碼 C．反碼 D.無(wú)符號(hào)數(shù) 27.浮點(diǎn)數(shù)的表示范圍和精度取決于_________. A．階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式 B．階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù) C．階碼的位數(shù)和尾數(shù)的位數(shù) D．階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式 28.在浮點(diǎn)機(jī)中____________是隱含的。 A．階碼 B．?dāng)?shù)符 C．尾數(shù) D．基數(shù) 29.ALU 屬于_______________。 A 時(shí)序電路 B 組合邏輯電路 C 控制器 D 寄

13、存器 30. 在運(yùn)算器中不包含___________。 A 狀態(tài)寄存器 B 數(shù)據(jù)總線 C ALU D 地址寄存器 31、下列敘述中正確的是______________。（多項(xiàng)選擇） A 定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參加運(yùn)算 B 浮點(diǎn)運(yùn)算可由階碼運(yùn)算和尾數(shù)運(yùn)算兩部分組成 C 階碼部件在乘除運(yùn)算時(shí)只進(jìn)行加、減操作 D 浮點(diǎn)數(shù)的正負(fù)由階碼的正負(fù)符號(hào)決定 E 尾數(shù)部件只進(jìn)行乘除運(yùn)算 32加法器采用先行進(jìn)位的目的是______________。 A 優(yōu)化加法器的結(jié)構(gòu) B 節(jié)省器材 C 加速傳遞進(jìn)位信號(hào)

14、D 增強(qiáng)加法器結(jié)構(gòu) 33 在定點(diǎn)補(bǔ)碼運(yùn)算器中，若采用雙符號(hào)位，當(dāng)_________時(shí)表示結(jié)果溢出。 A 雙符號(hào)位相同 B 雙符號(hào)位不同 C 兩個(gè)正數(shù)相加 D 兩個(gè)負(fù)數(shù)相加 34 下列說(shuō)法中___________是錯(cuò)誤的。 A 符號(hào)相同的兩個(gè)數(shù)相見(jiàn)時(shí)不會(huì)產(chǎn)生溢出的 B 符號(hào)不同的兩個(gè)數(shù)相加是不會(huì)產(chǎn)生溢出的 C 邏輯運(yùn)算是沒(méi)有進(jìn)位或錯(cuò)位的運(yùn)算 D 浮點(diǎn)乘除運(yùn)算需進(jìn)行對(duì)階操作 35 采用規(guī)格化的浮點(diǎn)數(shù)是為了_________。 A 增加數(shù)據(jù)的表示范圍 B 方便浮點(diǎn)運(yùn)算 C 防止運(yùn)算時(shí)數(shù)據(jù)溢

15、出 D 增加數(shù)據(jù)的表示精度 36.在浮點(diǎn)數(shù)加減法的對(duì)階過(guò)程中，_____________。 A．將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊 B．將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊 C．將較大的階碼向較小的階碼看齊 D．將較小的階碼向較大的階碼看齊 二、填空題 1. 設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)為80H（十六進(jìn)制），當(dāng)它分別代表原碼、補(bǔ)碼、反碼、和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別為_(kāi)___A___、____B___、____C___和____D___。 2.采用浮點(diǎn)表示時(shí)，若尾數(shù)為規(guī)格化形式，則浮點(diǎn)數(shù)的表示范圍取決于____A___的位

16、數(shù)，精度取決于____B___的位數(shù)，____C___確定浮點(diǎn)數(shù)的正負(fù)。 3.已知寄存器位數(shù)為8位，機(jī)器數(shù)取1位符號(hào)位，設(shè)其內(nèi)容為1110101當(dāng)它代表無(wú)符號(hào)數(shù)時(shí)，邏輯左移一位后得____A___，邏輯右移一位后得____B___。當(dāng)它代表補(bǔ)碼時(shí)，算術(shù)左移一位后得____C___，算術(shù)右移一位后得____D___。 4.浮點(diǎn)運(yùn)算器由____A___和____B___組成，它們都是____C___運(yùn)算器。前者只要求能執(zhí)行____D___運(yùn)算，而后者要求能進(jìn)行____E___運(yùn)算。 5.現(xiàn)代計(jì)算機(jī)中，通常將運(yùn)算器和____A___制作在一個(gè)芯片內(nèi)，稱為_(kāi)___B___芯片。 6.先行進(jìn)位指

17、的是____A___。 7.運(yùn)算器由許多部件組成，除寄存器外，其核心部件是____A___，記為_(kāi)___B___。 8.若移碼的符號(hào)為1，則該數(shù)為_(kāi)___A___數(shù)；若符號(hào)為0，則為_(kāi)___B___數(shù)。 9.在原碼、補(bǔ)碼、反碼和移碼中，____A___對(duì)0的表示有兩種形式，____B___對(duì)0的表示只有中形式。 10.設(shè)機(jī)器字長(zhǎng)位8位，-1的補(bǔ)碼在整數(shù)定點(diǎn)機(jī)中表示為_(kāi)___A___，在小數(shù)定點(diǎn)機(jī)中表示為_(kāi)___B___。 三、問(wèn)答題 1.設(shè)浮點(diǎn)數(shù)字長(zhǎng)16位，其中階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），寫(xiě)出（-29/1024）對(duì)應(yīng)的浮點(diǎn)規(guī)格化數(shù)的原碼、補(bǔ)碼、反碼、和階碼用移

18、碼、尾數(shù)用補(bǔ)碼形式。 2.已知十進(jìn)制數(shù)x=-41,y=+101,設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位）計(jì)算[x+y]補(bǔ)和[x-y]補(bǔ)，并給出相應(yīng)的Z（零標(biāo)志）、V（溢出標(biāo)志）和C（進(jìn)位標(biāo)志）。 3.已知十進(jìn)制數(shù)x=25/32,y=-21/64,設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位）計(jì)算[x+y]補(bǔ)和[x-y]補(bǔ)，并給出相應(yīng)的Z（零標(biāo)志）、V（溢出標(biāo)志）和C（進(jìn)位標(biāo)志）。 4.已知二進(jìn)制數(shù)x=-0.1100，y=0.1001，按一位乘法計(jì)算x*y，要求列出詳細(xì)過(guò)程，機(jī)器數(shù)形式自定。 5. 設(shè) 其階碼5位(含2位階符)，補(bǔ)碼表示；尾數(shù)7位(含2位數(shù)符)，補(bǔ)碼表示；求X+Y=？ 6.在定點(diǎn)機(jī)中采用單

19、符號(hào)位，如何判斷補(bǔ)碼加減運(yùn)算是否溢出，有幾種方案？ 參考答案 一、選擇題 1.B 2.C 3.①A②D 4.C 5.A 6.D 7.B 8.C 9.A 10.D 11.C 12.C 13.C 14.D 15.B 16.C 17.B 18.C 19.C 20.C 21.B 22.B 23.C 24.B 25.C 26.D 27.C 28.D 29.B 30.D 3

20、1.BC 32.C 33.B 34.D 35.D 36.D 二、填空題 1.A.-0 B.-128 C.-127 D. 0 2.A.階碼 B.尾數(shù) C.數(shù)符 3. A.11101010 B.01111010 C.11101010 D.11111010 4. A.階碼運(yùn)算器 B.尾數(shù)運(yùn)算器 C.定點(diǎn) D.加減 E.加減乘除 5.A.控制器 B.CPU 6.A.高位的進(jìn)位不必等低位的進(jìn)位產(chǎn)生后再形成，高位的進(jìn)位與低位的進(jìn)位同時(shí)產(chǎn)生 7.A.算術(shù)邏輯運(yùn)算單元 B.ALU

21、 8．A.正 B.負(fù) 9.A.原碼、反碼 B.反碼、補(bǔ)嗎 10.A.1,1111111 B.1.0000000 三、問(wèn)答題 1.設(shè)：x=(-29/1024)10=-0.0000011101=2-101（-0.1110100000） [X]原=1，0101；1.1110100000 [X]補(bǔ)=1，1011；1.0001100000 [X]反=1，1010；1，0001011111 階碼用移碼，尾數(shù)用補(bǔ)碼的機(jī)器數(shù)形式是0，1011；1.0001100000 2. [X]補(bǔ)=11010111 [Y]補(bǔ)=01100101 [-Y]補(bǔ)=10011

22、011 [x+y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)=0，0111100，Z=0,V=0, C=A [x-y]補(bǔ)=[X]補(bǔ)+[-Y]補(bǔ)=0，1110010，Z=0,V=1,C=1 3.[x+y]補(bǔ)=0.0111010，Z=0.V=0,C=1 [x-y]補(bǔ)=1.0001110,Z=0,V=1,C=0（過(guò)程略） 4.按原碼一位乘做乘法計(jì)算[xy]原=1.01101100,則xy=-0.01101100（過(guò)程略） 5. 解：[X]補(bǔ)=00，010；00.11010 [Y]補(bǔ)=00,011；11.00010 1）對(duì)階：[△j]補(bǔ)=[jx]補(bǔ)-[jy]補(bǔ)=00,010 – 00,011 = 11

23、,111 即△j=-1，則X的尾數(shù)右移一位，階碼加1，則[X]’補(bǔ) = 00,011；00.01101 2）尾數(shù)求和 [SX]’補(bǔ)+[SY]補(bǔ)= 00.01101 + 11.00010= 11.01111 即 [X+Y]補(bǔ)=00，011；11.01111。 3）規(guī)格化 [X+Y]補(bǔ)是規(guī)格化形式。 4）階符為“00”，不溢出。則 X+Y=(-0.10001)2011 6.定點(diǎn)機(jī)中采用單符號(hào)位判斷補(bǔ)碼加減運(yùn)算是否溢出有兩種方案。 (1)參加運(yùn)算的兩個(gè)操作數(shù)(減法時(shí)減數(shù)需連同符號(hào)位在內(nèi)每位取反，末位加1)符號(hào)相同，結(jié)果的符號(hào)又與操作數(shù)的符號(hào)不同，則為溢出。 (2)求和時(shí)最高位進(jìn)

24、位與次高位進(jìn)位異或結(jié)果為1時(shí)，則為溢出。 第五章習(xí)題 一、選擇題 1. 存取周期是指_________。 A 存儲(chǔ)器的寫(xiě)入時(shí)間 B 存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短間隔時(shí)間 C 存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間 D 以上都不對(duì) 2. 和輔存相比，主存的特點(diǎn)是_________。 A 容量小，速度快，成本高 B 容量小，速度快，成本低 C 容量大，速度快，成本高 D 容量大，速度慢，成本高 3. 一個(gè)16K*32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是_____________。 A 48 B 46 C 36 D 35

25、 4. 一個(gè)512KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是__________。 A 17 B 19 C 27 D 22 5. 某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB，按字編址，它的尋址范圍是__________。 A 64K B 32KB C 32K D 16K 6. 某一RAM芯片，其容量為512*8位，除電源和接地端外，該芯片引出線的最少數(shù)目是________。 A 21 B 17 C 19 D18 7.某一RAM芯片，其容量為32K*8位，除電源和接地端外，該芯片引出線的最少數(shù)目是________。

26、 A 25 B 40 C 23 D 24 8. 若主存每個(gè)存儲(chǔ)單元為16位，則_____________。 A 其地址線為16根 B 其地址線數(shù)與16無(wú)關(guān) C 其地址線數(shù)與16有關(guān) D 以上描述均錯(cuò)誤 9. 某存儲(chǔ)器容量為32K*16位，則____________。 A 地址線為16根，數(shù)據(jù)線為32根 B 地址線為32根，數(shù)據(jù)線為16根 C 地址線為15根，數(shù)據(jù)線為16根 D地址線為15根，數(shù)據(jù)線為32根 10. 下列敘述中_______是正確的。 A 主存可由RAM和ROM組成 B 主存只能由ROM組成 C 主存只能由RAM組成 D 以上描述均

27、錯(cuò)誤 11. EPROM是指__________。 A 只讀存儲(chǔ)器 B 可編程的只讀存儲(chǔ)器 C 可擦除可編程的只讀存儲(chǔ)器 D 電可擦除可編程的只讀存儲(chǔ)器 12. 下述說(shuō)法中_________是正確的。 A 半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶 B 動(dòng)態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲(chǔ)信息是不易失的 C 半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉電時(shí)，所存信息是不易失的 D動(dòng)態(tài)RAM與靜態(tài)RAM中的存儲(chǔ)信息都是不易失的 13. 主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是__________。 A 解決CPU和主存之間的速度匹配問(wèn)題 B 擴(kuò)

28、大主存容量 C 既擴(kuò)大主存容量，又提高存取速度 D解決主存容量不足的問(wèn)題 14. 在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由___________。 A 操作系統(tǒng)來(lái)管理的 B 程序員調(diào)度的 C 由硬件自動(dòng)完成的 D 以上均不正確 15. Cache的地址映像中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作_____。 A 直接映射 B 全相聯(lián)映射 C 組相聯(lián)映射 D 部分相聯(lián) 16. 下列器件中存取速度最快的是________。 A Cache B 主存

29、 C 寄存器 D 硬盤 二、填空題 1. 主存、快速緩沖存儲(chǔ)器、通用寄存器、磁帶都可用來(lái)存儲(chǔ)信息，按存取時(shí)間由快至慢排列，其順序是___A_____。 2. __A___、___B___和____C____組成三級(jí)存儲(chǔ)系統(tǒng)，分級(jí)的目的是_____D____。 3. 半導(dǎo)體靜態(tài)RAM依據(jù)____A____存儲(chǔ)信息，半導(dǎo)體動(dòng)態(tài)RAM依據(jù)___B_____存儲(chǔ)信息。 4. 動(dòng)態(tài)RAM依據(jù)___A___的原理存儲(chǔ)信息，因此一般在 ____B____時(shí)間內(nèi)必須刷新一次。 5. RAM的速度指標(biāo)一般用____A___表示。 6. 動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的刷新一

30、般有___A__和 ___B___兩種方式，之所以刷新是因?yàn)?__C___。 7. 半導(dǎo)體靜態(tài)RAM進(jìn)行讀/寫(xiě)操作時(shí)，必須先接受___A__信號(hào)，再接受 ___B___和 __C___信號(hào)。 8. 欲組成一個(gè)32K*8位的存儲(chǔ)器，當(dāng)分別選用1K*4位，16K*1位，2K*8位的三種不同規(guī)格的存儲(chǔ)芯片時(shí)，各需___A__、 ___B___ 和__C___ 片。 9. 欲組成一個(gè)64K*16位的存儲(chǔ)器，若選用32K*8位的存儲(chǔ)芯片，共需___A__片；若選用16K*1位的存儲(chǔ)芯片，則需 ___B___片；若選用1K*4位的存儲(chǔ)芯片共需 __C___片。 10. 主存儲(chǔ)器容量通常以KB為單位

31、，其中K=___A____。硬盤的容量通常以GB為單位，其中G= ___B____。 11. 主存儲(chǔ)器為1MB即等于___A____KB，又可表示為 ___B____。 12. 當(dāng)我們說(shuō)16位微機(jī)的主存儲(chǔ)器容量是640KB時(shí)，表示主存儲(chǔ)器有___A____字節(jié)存儲(chǔ)空間，地址號(hào)從 ___B____到 ___C__（本題均要求寫(xiě)出十進(jìn)制各位數(shù)值） 13. 主存和Cache的地址映像方法很多，常用的有___A____ 、___B____和 ___C____三種，在存儲(chǔ)管理上常用的替換算法是 ____D____ 和____E____。 14. Cache的命中率是指___A____ ，命中率與

32、___B____有關(guān)。 15. Cache是一種___A____存儲(chǔ)器，用來(lái)解決CPU與主存之間 ___B____不匹配的問(wèn)題。現(xiàn)代的Cache可分為 ___C____和 ____D____兩級(jí)，并將 ____E____和___F___分開(kāi)設(shè)置。 16. 計(jì)算機(jī)系統(tǒng)中常用到的存儲(chǔ)器有：（1）SRAM，（2）DRAM ，（3）Flash，（4）EPROM，（5）硬盤存儲(chǔ)器，（6）軟盤存儲(chǔ)器。其中非易失的存儲(chǔ)器有 ___A____；具有在線能力的有 ___B____；可以單字節(jié)修改的有 ___C____；可以快速讀出的存儲(chǔ)器包括 ____D____。 17. 如果Cache的容量為128塊，

33、在直接映像下，主存中第i塊映像到緩存第___A____塊。 18. 在Cache—主存的地址映像中，___A____靈活性強(qiáng)， ___B____成本最高。 19. 在寫(xiě)操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱為_(kāi)__A____，若每次只暫時(shí)寫(xiě)入Cache，直到替換時(shí)才寫(xiě)入主存的方法稱為 ___B____。 20. 一個(gè)n路組相聯(lián)映像的Cache中，共有M塊數(shù)據(jù)。當(dāng)n=1時(shí)，該Cache變?yōu)開(kāi)__A____映像；當(dāng)n=M時(shí)，該Cache成為 ___B____映像。 21. 層次化存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)的依據(jù)是___A_____。 22. 一個(gè)四路組相聯(lián)的Cache共有64塊，主存共有

34、8192塊，每塊32個(gè)字。則主存地址中的主存字塊標(biāo)記為_(kāi)__A_____位，組地址為 ____B___位，字塊內(nèi)地址為 ____C__位。 三、問(wèn)答題 1. 試比較RAM和ROM 2 試比較靜態(tài)RAM和動(dòng)態(tài)RAM 3. 存儲(chǔ)器的主要功能是什么?如何衡量存儲(chǔ)器的性能？為什么要把存儲(chǔ)系統(tǒng)分成若干不同的層次？主要有哪些層次? 4. 什么是刷新？刷新有幾種方式？簡(jiǎn)要說(shuō)明之 5. 存儲(chǔ)芯片內(nèi)的地址譯碼有幾種方式？是分析它們各自的特點(diǎn)及應(yīng)用場(chǎng)合。 6. 簡(jiǎn)述主存的讀/寫(xiě)過(guò)程 7. 提高訪存速度可采取哪些措施？ 8. 什么是快速緩沖存儲(chǔ)器，它與主存有什么關(guān)系？ 9. 什么是“程序訪問(wèn)的局

35、部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性原理？ 10. 使用4K*8位的RAM芯片組成一個(gè)容量為8K*16位的存儲(chǔ)器，畫(huà)出結(jié)構(gòu)框圖，并標(biāo)明途中信號(hào)線的種類、方向和條數(shù)。 11. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作為訪存控制信號(hào)（低電平有效），用作為讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列存儲(chǔ)芯片：1K*4位RAM，4K*8位RAM，2K*8位ROM以及74138億馬奇和各種門電路，如圖4.14所示。畫(huà)出CPU與存儲(chǔ)芯片的連接圖，要求： （1）主存地址空間分配：8000H-87FFH微系統(tǒng)程序區(qū)；8800H-8BFFH為用戶程序區(qū)。 （2）合理選用上述存儲(chǔ)芯片

36、，說(shuō)明各選幾片。 （3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。 12. 在32題給出的條件下，畫(huà)出CPU與存儲(chǔ)芯片的連接圖，要求； （1）主存地址空間分配：A000-A7FFH微系統(tǒng)程序區(qū)；A800H-AFFH為用戶程序區(qū)。 （2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片，并寫(xiě)出每片存儲(chǔ)芯片的二進(jìn)制地址范圍。 （3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。 13某計(jì)算機(jī)的主存容量為256K字，cache 的容量為2K字，每個(gè)字塊為16字，訪存地址為字地址，問(wèn)： （1） 該cache可以容納多少個(gè)塊？ （2）主存的地址有多少位？ （3）在二路組相聯(lián)映像方式下，設(shè)計(jì)主存的地址格式，畫(huà)出主存地址格式圖。

37、14. 某計(jì)算機(jī)的cache 的容量為2K字，每塊為16字。問(wèn)： u 該cache可以容納多少個(gè)塊？ v 若主存容量是256K字，則有多少個(gè)塊？ w 主存的地址有多少位？ x 在直接地址映像方式下，主存中的第129塊映像到cache中的哪一塊？ y 畫(huà)出主存地址格式圖。 參考答案 一、選擇題 1.C 2.A 3.B 4.C 5.C 6.C 7.A 8.B 9.C 10.A 11.C 12.C 13.A 14.C 15.B 16.C 二、填空題 1.A.通用寄存器、快速緩沖存儲(chǔ)器、主存、磁盤

38、、磁帶 2.A.Cache B.主存 C.輔存 D.提高訪問(wèn)速度、擴(kuò)大存儲(chǔ)容量 3.A.觸發(fā)器原理 B.電容存儲(chǔ)電荷原理 4.A.電容存儲(chǔ)電荷 B.2ms 5.A.存取周期 6.A.集中刷新 B.分散刷新 C.存儲(chǔ)電荷的電容放電 7.A.地址 B.片選 C.讀/寫(xiě) 8.A.64 B.16 C.16 9.A.4 B.64 C.256 10. A. 1024 B. 230 11. A. 1024 B. 220 B 12.A. 655360 B.0 C. 655359 13, A.直接映像B.

39、全相聯(lián)映像C;.組相聯(lián)映像 D.先進(jìn)先出算法(FIFO ) E.近期最少使用算法(LRU) 14. A. CPU要訪問(wèn)的信息已在Cache中的比率 B. Cache的塊長(zhǎng)和容量 15. A.高速緩沖 B.速度 C.片載Cache D片外Cache E.指令Cache F.數(shù)據(jù)Cache 16. A.③④⑤⑥ B.①②③⑤⑥ C.①② D.①②③④ 17. A.i mod 128 18. A.全相聯(lián)映像 B.全相聯(lián)映像 19. A.寫(xiě)直達(dá)法 B.寫(xiě)回法 20 .A.直接 B.全相聯(lián) 21. A.程序訪問(wèn)的局部性 22

40、. A.9 B.4 C.5 三、問(wèn)答題 1. RAM是隨機(jī)存取存儲(chǔ)器，在程序的執(zhí)行過(guò)程中既可讀出又可寫(xiě)人ROM是只讀存儲(chǔ)器，在程序執(zhí)行過(guò)程中只能讀出信息，不能寫(xiě)人信息。 2.靜態(tài)RAM和動(dòng)態(tài)RAM都屬隨機(jī)存儲(chǔ)器，即在程序的執(zhí)行過(guò)程中既可讀出又可寫(xiě)人信息。但靜態(tài)RAM靠觸發(fā)器原理存儲(chǔ)信息只要電源不掉電，信息就不丟失;動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，即使電源不掉電，由于電容要放電，信息也會(huì)丟失，故需再生。 3.存儲(chǔ)器的主要功能是存放程序或各類數(shù)據(jù)。通常用存儲(chǔ)容量、存取周期以及存儲(chǔ)器的帶寬(每秒從存儲(chǔ)器讀出或?qū)懭攵M(jìn)制代碼的位數(shù))三項(xiàng)指標(biāo)來(lái)反映存儲(chǔ)器的性能。為了擴(kuò)大存儲(chǔ)器容

41、量和提高訪存速度，將存儲(chǔ)系統(tǒng)分成若于不同層次，有Cache－主存層次和主存－輔存層次。前者為使存儲(chǔ)器與CPU速度匹配，在CPU和主存之間增設(shè)Cache高速緩沖存儲(chǔ)器，其容量比主存小，速度比主存快，用來(lái)存放CPU最近期要用的信息，CPU可直接從Cache中取到信息，從而提高了訪存速度。后者為擴(kuò)大存儲(chǔ)器容量，把主存和輔存統(tǒng)一成一個(gè)整體，從整體上看，速度取決于主存，容量取決于輔存，稱為虛存。CPU只與主存交換信息，但程序員可用指令地址碼進(jìn)行編程，其位數(shù)與虛存的地址空間對(duì)應(yīng)。 4.動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間( 2 ms)內(nèi)，將

42、所存信息讀出再重新寫(xiě)人(恢復(fù))，這一過(guò)程稱為刷新，刷新是一行一行進(jìn)行的，由UPU自動(dòng)完成。 刷新通?？煞旨兴⑿潞头稚⑺⑿聝煞N。集中刷新即在2 ms時(shí)間內(nèi)，集中一段時(shí)間對(duì)存儲(chǔ)芯片的每行刷新一遍，在這段時(shí)間里不能對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)，即所謂死時(shí)間。分散刷新是將存儲(chǔ)系統(tǒng)周期分為兩半，前半段時(shí)間用來(lái)進(jìn)行讀/寫(xiě)操作，后半段時(shí)間用來(lái)進(jìn)行刷新操作，顯然整個(gè)系統(tǒng)的速度降低了，但分散刷新沒(méi)有存儲(chǔ)器的死時(shí)間。還可將這兩種刷新結(jié)合起來(lái)，即異步刷新，這種刷新可在2ms時(shí)間內(nèi)對(duì)存儲(chǔ)芯片的每一行刷新一遍，兩行之間的刷新間隔時(shí)間為2ms/芯片的行數(shù)。 5.存儲(chǔ)芯片內(nèi)的地址譯碼有兩種方式，一種是線選法，適用于地址線較少的芯

43、片。其特點(diǎn)是地址信號(hào)只須經(jīng)過(guò)一個(gè)方向的譯碼就可選中某一存儲(chǔ)單元的所有位。另一種是重合法(雙重譯碼)，適用于地址線較多的芯片。其特點(diǎn)是地址線分成兩組，分別經(jīng)行、列兩個(gè)方向譯碼，只有行、列兩個(gè)方向均選中的存儲(chǔ)元才能進(jìn)行讀/寫(xiě)。 6.主存儲(chǔ)器的讀出過(guò)程是:CPU先給出地址信號(hào)，然后給出片選(通常受CPU訪存信號(hào)控制)信號(hào)和讀命令，這樣就可將被選中的存儲(chǔ)單元內(nèi)的各位信息讀至存儲(chǔ)芯片的數(shù)據(jù)線上。 主存儲(chǔ)器的寫(xiě)人過(guò)程是:CPU先給出地址信號(hào)，然后給出片選(通常受CPU訪存信號(hào)控制)信號(hào)和寫(xiě)命令，并將欲寫(xiě)人的信息送至存儲(chǔ)器的數(shù)據(jù)線上，這樣，信息便可寫(xiě)人到被選中的存儲(chǔ)單元中。 7.提高訪存速度可采取三種

44、措施。 (1)采用高速器件，選用存取周期短的芯片，可提高存儲(chǔ)器的速度。 (2)采用Cache , CPU將最近期要用的信息先調(diào)人Cache，而Cache的速度比主存快得多，這樣CPU每次只需從Cache中取出(或存人)信息，從而縮短了訪存時(shí)間，提高了訪存速度。 (3)調(diào)整主存結(jié)構(gòu)，如采用單體多字結(jié)構(gòu)(在一個(gè)存取周期內(nèi)讀出多個(gè)存儲(chǔ)字，可增加存儲(chǔ)器的帶寬)，或采用多體結(jié)構(gòu)存儲(chǔ)器(參考第16題答案)。 8.快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)人緩存，這樣CPU每次只需訪問(wèn)快速緩存就可達(dá)到訪問(wèn)主存的目的，從

45、而提高了訪存速度。主存的信息調(diào)人緩存要根據(jù)一定的算法，由CPU自動(dòng)完成。凡是主存和緩存已建立了對(duì)應(yīng)關(guān)系的存儲(chǔ)單元，它們的內(nèi)容必須保持一致，故凡是寫(xiě)人緩存的信息也必須寫(xiě)至與緩存單元對(duì)應(yīng)的主存單元中. 9.所謂程序訪問(wèn)的局部性即程序執(zhí)行時(shí)對(duì)存儲(chǔ)器的訪問(wèn)是不均勻的，這是由于指令和數(shù)據(jù)在主存的地址分布不是隨機(jī)的，而是相對(duì)地簇聚。存儲(chǔ)系統(tǒng)的Cache-主存級(jí)和主存-輔存級(jí)都用到程序訪問(wèn)的局部性原理。對(duì)Cache-主存級(jí)而言，把CPU最近期執(zhí)行的程序放在容量較小、速度較高的Cache中。對(duì)主存-輔存級(jí)而言，把程序中訪間頻度高、比較活躍的部分放在主存中，這樣既提高了訪存的速度又?jǐn)U大了存儲(chǔ)器的容量。 10

46、.用4片4K8位的RAM芯片可組成容量為8K16位的存儲(chǔ)器，其結(jié)構(gòu)框圖如圖5.1所示。 圖5.1 第10題答案 11. 根據(jù)主存地址空間分配，選出所用芯片類型及數(shù)量。即 A15 … A11 … A7 … A3 … A0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位ROM 1片 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0

47、 0 0 0 0 1K4位RAM2片 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 CPU與存儲(chǔ)芯片的連接圖如圖5.2所示。 圖5.2第11題答案 12.根據(jù)主存地址空間分配，對(duì)應(yīng)A000H@@A7FFH系統(tǒng)程序區(qū)，選用一片2K x 8位RAM芯片;對(duì)應(yīng)A80f1H一AFFFH用戶程序區(qū)，選用4片1K x4位R

48、AM芯片。每片存儲(chǔ)芯片的地址范圍如下。CPU與存儲(chǔ)芯片的連接圖如圖5.3所示。 A15 … A11 … A7 … A3 … A0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位ROM 1片 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片 1 0 1 0 1 0 1 1 1

49、1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 圖5.3 第12題答案 13.（1）2048/16=128塊 （2）256K=218，主存地址18位； （3）根據(jù)快長(zhǎng)為16，且訪存地址為字地址，得字塊內(nèi)地址為4位。根據(jù)二路組相聯(lián)的條件，一組內(nèi)有2塊，則Cache共分128/2=64=26組，組地址q=6。主存字塊標(biāo)記為18-6-4=8位。其地址格式如下圖所示： 主存

50、字塊標(biāo)記 組地址 字塊內(nèi)地址 8 6 4 14. （1） 2048/16=128塊 （2） 512K/16=32768塊 （3） 512K=219，主存地址19位；cache地址11位 （4） 129 mod 128=1 （5） 18 1110 4 3 0 主存標(biāo)記 塊號(hào) 塊內(nèi)地址 第6章 習(xí)題 一、選擇題： 1. 主機(jī)中能對(duì)指令進(jìn)行譯碼的部件是 C 。 （A）ALU (B)運(yùn)

51、算器 (C) 控制器 (D)存儲(chǔ)器 2. 先計(jì)算后再訪問(wèn)內(nèi)存的尋址方式是 D 。 （A）立即尋址 (B) 直接尋址 (C) 間接尋址 (D)變址尋址 3. B 方式對(duì)實(shí)現(xiàn)程序浮動(dòng)提供了支持。 （A）變址尋址 (B) 相對(duì)尋址 (C) 間接尋址 (D)寄存器間接尋址 4.以下四種指令類型中，執(zhí)行時(shí)間最長(zhǎng)的是 C 。 A.寄存器-寄存器型 B. 寄存器-存儲(chǔ)器型 C. 存儲(chǔ)器-存儲(chǔ)器型 D.程序控制指令 5.指令系統(tǒng)中采用不同尋址方式的目的是 D

52、。 A.可直接訪問(wèn)外存 B.降低指令譯碼難度 C.實(shí)現(xiàn)存儲(chǔ)程序和程序控制 D.縮短指令長(zhǎng)度，提高靈活性 6.二地址指令中，操作數(shù)的物理位置不能安排在 。 A.兩個(gè)主存單元 B.棧頂和次棧頂 C.一個(gè)主存單元和一個(gè)通用寄存器 D.兩個(gè)通用寄存器 7.在相對(duì)尋址中，若指令中的地址碼為X，則操作數(shù)地址是 B 。 A.X B.（PC）+ X C.X+段基址 D.變址寄存器 + X 8.在變址尋址方式中，若變址寄存器的內(nèi)容是4E3C16，給出的偏移量是6316，則對(duì)應(yīng)的有效地址是 。 A. 6316 B.4D9F16 C.4

53、E3C16 D.4E9F16 9.操作數(shù)地址存放在寄存器的尋址方式是 D 。 A.相對(duì)尋址 B.變址寄存器尋址 C.寄存器尋址 D.寄存器間接尋址 二、填空題： 1.寄存器尋址方式中，指令的地址碼部分給出 寄存器號(hào) ，而操作數(shù)存放在 寄存器 中。 2.相對(duì)尋址方式中，操作數(shù)的地址由 當(dāng)前PC值 和 指令的地址碼部分的偏移量 給出。 3.存儲(chǔ)器間接尋址方式指令中給出的是 操作數(shù)地址 所在的存儲(chǔ)器地址，CPU需要訪問(wèn) 2 次內(nèi)存才能獲得操作數(shù)。 4.變址尋址方式中，操作數(shù)的

54、地址由 變址寄存器的內(nèi)容 和 指令的地址碼部分的偏移量 的相加之和產(chǎn)生。 問(wèn)答題： 1.一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類指令？ 2.在寄存器-寄存器型、寄存器-存儲(chǔ)器型和存儲(chǔ)器-存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長(zhǎng)？哪類指令的執(zhí)行時(shí)間最短？為什么？ 答案 1. C 2. D 3.B 4. C 5. D 6.B 7. B 8. D 9.D 二、填空題： 1.寄存器號(hào)，該寄存器 2. 當(dāng)前PC值，指令的地址碼部分的偏移量 。（順序可交換） 3. 操作數(shù)地址，2 4. 變址寄存器的內(nèi)容，指令的地址碼部分的偏

55、移量 問(wèn)答題： 1. 包括數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入/輸出指令、堆棧指令、字符串操作指令、特權(quán)指令等。 2. 寄存器-寄存器型執(zhí)行速度最快。存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。 因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中。而訪問(wèn)一次存儲(chǔ)器所需要的時(shí)間一般比訪問(wèn)一次寄存器所需要的時(shí)間長(zhǎng)。 CPU執(zhí)行 現(xiàn)行程序 CPU執(zhí)行 現(xiàn)行程序 CPU查詢等待并傳送I/O數(shù)據(jù) I/O準(zhǔn)備及傳送 CPU I/0O (a) 程序查詢方式 間斷 CPU執(zhí)行現(xiàn)行程序 CPU執(zhí)行現(xiàn)行程序 指令執(zhí)行周期結(jié)束 啟動(dòng)I/O 中斷請(qǐng)求 I/O準(zhǔn)備 I/O準(zhǔn)備 CPU I/0O CPU處理中斷服務(wù)程序 實(shí)現(xiàn)IO與主機(jī)之間的傳送 （b）程序中斷方式 CPU執(zhí)行現(xiàn)行程序 存取周期結(jié)束 一個(gè)存取周期 CPU執(zhí)行現(xiàn)行程序 啟動(dòng)I/O CPU I/0O DMA請(qǐng)求 I/O準(zhǔn)備 I/O準(zhǔn)備 實(shí)現(xiàn)I/O與主存之間的傳遞 （C）DMA方式 圖8.1 第5題答圖