計(jì)算機(jī)組成原理重點(diǎn)整理(白中英版)考試必備

《計(jì)算機(jī)組成原理重點(diǎn)整理(白中英版)考試必備》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理重點(diǎn)整理(白中英版)考試必備（32頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、v1.0可編輯可修改 浮點(diǎn)存儲(chǔ)： 1. 若浮點(diǎn)數(shù)x的754標(biāo)準(zhǔn)存儲(chǔ)格式為（）16,求其浮點(diǎn)數(shù)的十進(jìn)制數(shù)值。 解：將16進(jìn)制數(shù)展開后，可得二制數(shù)格式為 01000001001101100000000000000000 S階碼（8位）尾數(shù)（23位） 指數(shù)e=階碼-127=1111=00000011=（3）10 包括隱藏位1的尾數(shù) =01100000000000000000= 于是有 x=（-1）SXX2e=+x23=+=10 2. 將數(shù)10轉(zhuǎn)換成754標(biāo)準(zhǔn)的32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式。 解：首先分別將整數(shù)和分?jǐn)?shù)部分轉(zhuǎn)換成二進(jìn)制數(shù)： 然后移動(dòng)小數(shù)點(diǎn)，使其在第1,2位之

2、間 =X24 e=4于是得到： S=0,E=4+127=131,M=0 最后得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為: 000000=(41A4c000)16 3. 假設(shè)由S,EM三個(gè)域組成的一個(gè)32位二進(jìn)制字所表示的非零規(guī)格化浮點(diǎn)數(shù)x,真值表示為(非IEEE754標(biāo)準(zhǔn))：x=(-1)sXX2-儂 問：它所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少 (1)最大正數(shù) 01111111111111111111111111111111x=[1+(1-2-23)]X2127(2)最小正數(shù)00000000000000000000000000000000 (3)最小負(fù)數(shù)11

3、111111111111111111111111111111x=—[1+(1-223)]X2127(4)最大負(fù)數(shù)10000000000000000000000000000000 「-128 x=—X2 22 4.用源碼陣列乘法器、補(bǔ)碼陣列乘法器分別計(jì)算 xXy。 (1)x=11000y=11111(2)x=-01011y=11001 (1)原碼陣列 符號(hào)位：x0十yo=0十1=1 岡原=11011,[y]原=11111 [x*y]原=1,1101000101 帶求補(bǔ)器的補(bǔ)碼陣列 [x]補(bǔ)=011011,[y]補(bǔ)=100001 乘積符號(hào)位單獨(dú)

4、運(yùn)算0^1=1 尾數(shù)部分算前求補(bǔ)輸出IX=11011,y=11111 XXY= (2)原碼陣列 x=,y= [x]補(bǔ)=11111,[y]補(bǔ)=11011 [x*y]補(bǔ)=0,11010,00101 帶求補(bǔ)器的補(bǔ)碼陣列 [x]補(bǔ)=100001,[y]補(bǔ)=100101 乘積符號(hào)位單獨(dú)運(yùn)算1^1=0 尾數(shù)部分算前求補(bǔ)輸出IX=11111,y=11011 XXY= 5. 計(jì)算浮點(diǎn)數(shù)x+y、x-y x=2-101*,y=2-100* [x]浮=11011, [y]浮=11100, Ex-Ey=11011+00100=11111 [x]浮=11100,(0) 規(guī)格化處理：

5、階碼11010 x+y=*2—6 規(guī)格化處理：階碼11100 x-y=*2—4 6. 設(shè)過程段Si所需的時(shí)間為。i,緩沖寄存器的延時(shí)為。i,線性流水線的時(shí)鐘周期定義為 m=max{Ti}+Tl=Tm+ 流水線處理的頻率為f=1/°。 一個(gè)具有k級(jí)過程段的流水線處理 n個(gè)任務(wù)需要的時(shí)鐘周期數(shù)為Tk=k+(n-1), 所需要的時(shí)間為: T=TkXt 而同時(shí)，順序完成的時(shí)間為: T=nxkxt k級(jí)線性流水線的加速比: *Ck=TL Tkk+（n—1） 內(nèi)部存儲(chǔ)器 *閃存：高性能、低功耗、高可靠性以及移動(dòng)性 編程

6、操作：實(shí)際上是寫操作。所有存儲(chǔ)元的原始狀態(tài)均處“1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使 存儲(chǔ)元改寫成“0”狀態(tài)。如果某存儲(chǔ)元仍保持“1”狀態(tài)，則控制柵就不加正電壓。如圖（a）表示編程操作日^存儲(chǔ)元寫0、寫1的情況。實(shí)際上編程時(shí)只寫0,不寫1,因?yàn)? 存儲(chǔ)元擦除后原始狀態(tài)全為1。要寫0,就是要在控制柵C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持100年之久而無需外電源。 讀取操作：控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開啟MOS!體管。如果存儲(chǔ)元原存1,可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開啟晶體管。 如果存儲(chǔ)元

7、原存0,可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開啟導(dǎo)通。當(dāng)MOS!體管開啟導(dǎo)通時(shí)，電源VD提供從漏極D到源極 S的電流。讀出電路檢測到有電流，表示存儲(chǔ)元中存1,若讀出電路檢測到無電流，表示存儲(chǔ)元中存0,如圖（b）所示。 擦除操作：所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部漠放出去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見圖（c）所示。源極S上的正電壓吸收浮空柵 中的電子，從而使全部存儲(chǔ)元變成1狀態(tài)。 T=200ns,數(shù)據(jù)總線寬度為 64位，總線傳送周期=50ns。若 *cache：設(shè)存儲(chǔ)器容量為32字，字長64位，模塊數(shù)m=4分別用順序方式和

8、交叉方式進(jìn)行組織。存儲(chǔ)周期連續(xù)t^出4個(gè)字，問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少 解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是： q=64bx4=256b順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是： t2=mT=4X200ns=800ns=8X10-7s t1=T+(m-1)=200ns+350ns=350ns=35X10-7s 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： W2=q/t2=256b+(8X10-7)s=320Mb/s W1=q/t1=256b+(35x10-7)s=730Mb/s *CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，

9、主存完成存取的次數(shù)為100次，已知cache存取周期為50ns,主存存取周期為250ns,求cache/主存系統(tǒng)的 效率和平均訪問時(shí)間。 解： h=Nc/(Nc+Nm=1900/(1900+100)= r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)x=% ta=tc/e=50ns/=60ns *存儲(chǔ)器：已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用256Kx16位的DRAM&片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問: (1)每個(gè)模塊板為1024Kx64位，共需幾個(gè)模塊板? (2)個(gè)模塊板內(nèi)共有

10、多少DRA就片？ (3)主存共需多少DRA好片CPU如何選擇各模塊板 (1) 226*642664個(gè)模塊 220*64 (2) 220*6416 210*28*16 每個(gè)模塊要16個(gè)DRAM&片 (3)64*16=1024塊 由高位地址選模塊 *用16Kx8位的DRAM5片組成64Kx32位存儲(chǔ)器，要求： (1)畫出該存儲(chǔ)器的組成邏輯框圖。 (2)設(shè)存儲(chǔ)器讀/寫周期為^S,CPU在1^S內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理兩次刷新的最大時(shí)間間隔是多少對全部存儲(chǔ)單元刷新一遍所需的實(shí)際 刷新時(shí)間是多少？ 解：(1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB故地址總線需16位

11、?，F(xiàn)使用16K*8位DRAMS片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的 方法來組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片2:4譯碼器。 1us只能 （2）根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/寫周期為，如果采用集中刷新，有64us的死時(shí)間，肯定不行如果采用分散刷新，則每 訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRA就片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對128行進(jìn)行異步方式刷新，則刷新間隔為2ms/128=,可 取刷新信號(hào)周期15us。刷新一遍所用時(shí)間=15usX128= 指令系統(tǒng)

12、 *某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有40條指令，試采用直接、立即、變址、相對四種尋址方式設(shè)計(jì)指令格式。 解：40條指令需占用操作碼字段（OP6位，這樣指令余下長度為10位。為了覆蓋主存640K字的地 址空間，設(shè)尋址模式（X）2位，形式地址（D）8位，其指令格式如下： 尋址模式定義如下: X= 0 0 直接尋址 有效地址E=D （直接尋址為256個(gè)存儲(chǔ)單元） X= 0 1 立即尋址 D字段為操作數(shù) X= 1 0 變址尋址 有效地址 E= （RX） + D （可尋址 64K個(gè)存儲(chǔ)單元） X= 1 1 相對尋址 有效地址 E= （PQ +D

13、 （可尋址64K個(gè)存儲(chǔ)單元） 其中RX為變址寄存器（16位），PC為程序計(jì)數(shù)器（16位），在變址和相對尋址時(shí)，位移量 D可正可負(fù)。 四、CPU *微指令：直接表示法特點(diǎn)： 這種方法結(jié)構(gòu)簡單，并行性強(qiáng)，操作速度快，但是微指令字太長，若微命令的總數(shù)為N個(gè)，則微指令字的操作控制字段就要有N位。另外，在N個(gè)微命令中，有許多是 互斥的，不允許并行操作，將它們安排在一條微指令中是毫無意義的，只會(huì)使信息的利用率下降。 *編碼表示法特點(diǎn)：可以避免互斥，使指令字大大縮短，但增加了譯碼電路，使微程序的執(zhí)行速度減慢 *編碼注意幾點(diǎn)：字段編碼法中操作控制字段并非是任意的，必須要遵循如

14、下的原則： ①把互斥性的微命令分在同一段內(nèi)，兼容性的微命令分在不同段內(nèi)。這樣不僅有助于提高信息的利用率，縮短微指令字長，而且有助于充分利用硬件所具有的并行性，加快執(zhí)行的速度。 ②應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。 ③每個(gè)小段中包含的信息位不能太多，否則將增加譯碼線路的復(fù)雜性和譯碼時(shí)間。 ④一般每個(gè)小段還要留出一個(gè)狀態(tài)，表示本字段不發(fā)出任何微命令。因此當(dāng)某字段的長度為三位時(shí)，最多只能表示七個(gè)互斥的微命令，通常用000表示不操作。 *水平型微指令和垂直型微指令的比較 (1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。 (2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)

15、行時(shí)間長。 (3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點(diǎn)。垂直型微指令則相反。 (4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。 *微地址寄存器有6位(pA5-pA0),當(dāng)需要修改其內(nèi)容時(shí)，可通過某一位觸發(fā)器的強(qiáng)置端S將其置“1”?，F(xiàn)有三種情況： ⑴執(zhí)行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)進(jìn)彳T16路分支； (2)執(zhí)行條件轉(zhuǎn)移指令微程序時(shí)，按進(jìn)位標(biāo)志C的狀態(tài)進(jìn)行2路分支； (3)執(zhí)行控制臺(tái)指令微程序時(shí)，按IR4,IR5的狀態(tài)進(jìn)行4路分支。 請按多路轉(zhuǎn)移方法設(shè)計(jì)微地址轉(zhuǎn)移邏輯。 答：按所給設(shè)計(jì)條件

16、，微程序有三種判別測試，分別為P1,P2,P3。由于修改pA5-pA0內(nèi)容具有很大靈活性，現(xiàn)分配如下: (1)用P1和IR3-IR0修改(1A3-(1A0; (2)用P2和C修改只0; ⑶用P3和IR5,IR4修改^A5,科A4 另外還要考慮時(shí)間因素T4(假設(shè)CPU周期最后一個(gè)節(jié)拍脈沖)，故轉(zhuǎn)移邏輯表達(dá)式如下： ^A5=P3?IR5?T4 ^A4=P3?IR4-T4 ^A3=P1-IR3-T4 ^A2=P1-IR2-T4 ^A1=P1-IR1-T4 ^A0=P1-IR0-T4+P2-C-T4 由于從觸發(fā)器強(qiáng)置端修改，故前5個(gè)表達(dá)式可用“與非”門實(shí)現(xiàn)，最后一個(gè)用“與或非”門

17、實(shí)現(xiàn)。 *某機(jī)有8條微指令I(lǐng)1-I8,每條微指令所包含的微命令控制信號(hào)如下表所示。 a-j分別對應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段為 8位，請安排微指令的控制字段格式。 解：經(jīng)分析，（d,i,j）和（e,f,h）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a,b,c,g 四個(gè)微命令信號(hào)可進(jìn)行直接控制, 其整個(gè)控制字段組成如下: **** ** ** abcg01d01e 10i10f 11j11h *流水線(IFInstructionFetch 取指IDInstructionDecode指令譯碼EXExecu

18、tion執(zhí)行WB結(jié)果寫回) *今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作, 今假設(shè)完成各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。 請問：(1)流水線的操作周期應(yīng)設(shè)計(jì)為多少? (2)若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時(shí)間進(jìn)行。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間 解: (1

19、)流水線的操作周期應(yīng)按各步操作的最大時(shí)間來考慮，即流水線時(shí)鐘周期性 max{J100ns (2)遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲 2個(gè)時(shí)鐘周期。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓。 五、總線總線定義：總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。 借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、 數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)上進(jìn)行工作。 總線分類：

20、內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線。系統(tǒng)總線：CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。I/O總線：CPU和中低 速I/O設(shè)備相互連接的總線。 總線特性：物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀、引腳排列方式等）。功能特性：每根線的功能。電氣特性：每根線上信號(hào)的傳遞方向及有效電 平范圍。時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。 總線帶寬：總線帶寬定義為總線本身所能達(dá)到的最高傳輸速率，它是衡量總線性能的重要指標(biāo)。 cpu北橋pci南橋isa之間相互連通 通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電

21、路。 多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。 整個(gè)總線分為：數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低 32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。仲裁總線：包括總線請求線和總線授權(quán)線。中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請求線和中斷認(rèn)可線。 公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。 接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。 總線的

22、傳輸過程：串行傳送：使用一條傳輸線，采用脈沖傳送。主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要 一條傳輸線，成本比較低廉。缺點(diǎn)就是速度慢。并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時(shí)傳送：總線復(fù)用或是共享總線的部件分時(shí)使用總線。 *總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 總線數(shù)據(jù)傳送模式：讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。塊傳送操作：只需給出塊的起始地址，然后對固定塊長度的 數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。對于CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱為猝發(fā)

23、式傳送，其塊長一般固定為數(shù)據(jù)線寬度（存儲(chǔ)器字長）的4倍。寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫后讀操作，或進(jìn)行先讀后寫操作。廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一 個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對多個(gè)從方進(jìn)行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或ORB 作，用以檢測多個(gè)中斷源。 菊花鏈方式優(yōu)先級(jí)判決邏輯電路圖 中央鐘面器 *橋：在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOSTW又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互

24、通信。橋又是一個(gè)總 線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。 橋本身的結(jié)構(gòu)可以十分簡單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。 *(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz總線帶寬是多少 (2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz總線帶寬是多少 解：(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得

25、 Dr=D/T=DX(1/T)=DXf=4BX33X106/s=132MB/s (2) 64位=8B Dr=DXf=8BX66X106/s=528MB/s *總線的一次信息傳送過程大致分哪幾個(gè)階段若采用同步定時(shí)協(xié)議，請畫出 讀數(shù)據(jù)的同步時(shí)序圖。 總線的一次信息傳送過程，大致可分為：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 總線時(shí)鐘_II_II_I一一 啟動(dòng)信號(hào)一? 讀命令——I 地址線——依址＞ 20. 70*8=560MHz/s *總線仲裁：按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。 BR線發(fā)出 集中式仲裁有三種：鏈?zhǔn)讲樵兎绞?/p>

26、：離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：是對詢問鏈的電路故障很敏感，優(yōu)先級(jí)固定。計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過 總線請求。中央仲裁器接到請求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng) 地址線上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始，也可以從中止點(diǎn)開發(fā)始。 如果從“0”開始，各設(shè)備的

27、優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等?？煞奖愕母淖儍?yōu)先級(jí)。獨(dú)立請求 方式：每一個(gè)共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請求信號(hào)?？偩€仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定 的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請求，給設(shè)備以授權(quán)信號(hào)BGio獨(dú)立請求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè) 備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之…BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某

28、 個(gè)請求的辦法，不響應(yīng)來自無效設(shè)備的請求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請求方式。 優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。對優(yōu)先次序的控制也是相當(dāng)靈活的。 分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競爭使用總線。當(dāng)它們有總線請求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。 BRi和授權(quán)線BGi組成一對菊花鏈查詢電路。每一根請 *總線仲裁某CPU采用集中式仲裁方式，使用獨(dú)立請求與

29、菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線 求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。 當(dāng)這些設(shè)備要求傳送時(shí)通過BRi線向仲裁器發(fā)出請求，對應(yīng)的BGi線則串行查詢每個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線控制權(quán)。 請分析說明圖所示的總線仲裁時(shí)序圖。  解：從時(shí)序圖看出，該總線采用異步定時(shí)協(xié)議。 當(dāng)某個(gè)設(shè)備請求使用總線時(shí)，在該設(shè)備所屬的請求線上發(fā)出申請信號(hào) BRi （1）。 CPU?優(yōu)先原則同意后給出授權(quán)信號(hào) BGi作為回答（2）。 BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答 SACK言號(hào)證實(shí)已收到 BGi信號(hào)（3）。 CPU^到SACK言號(hào)后下降BG乍為回答（4）。 在總線“忙”

30、標(biāo)志 BBSY為“0”情況該設(shè)備上升 BBSY表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備（ 5）。 在設(shè)備用完總線后，下降 BBSY^ SACK（6） 釋放總線。 在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降 BBSY信號(hào)后（7）,新的主設(shè)備才能上升 BBSY獲得總線 控制權(quán)。 *分布式仲裁示意圖 （1）所有參與本次競爭的各主設(shè)備將設(shè)備競爭號(hào) CN取反后打到仲裁總線 AB上，以實(shí)現(xiàn)“線或”邏輯。 AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的 CNi為1, AB線高電平 時(shí)表木所有主設(shè)備的CNi為0。 Wi+1位為1。當(dāng)

31、CN i=1 ,或CNi=0且ABi為高電平 （2）競爭時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競爭得勝者 AB線。 時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競爭號(hào)后面的低位不能送上 (3)競爭不到的設(shè)備自動(dòng)撤除其競爭號(hào)。在競爭期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競爭號(hào)并不破壞AB線上的信息。 (4)由于參加競爭的各設(shè)備速度不一致，這個(gè)比較過程反復(fù)(自動(dòng))進(jìn)行，才有最后穩(wěn)定的結(jié)果。競爭期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競爭。 *總線周期類型 PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主

32、設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對等訪問，也支持某些主設(shè)備的廣播讀寫。 存儲(chǔ)器讀/寫總線周期 存儲(chǔ)器寫和使無效周期 特殊周期 配置讀/寫周期 *PCI總線周期的操作過程有如下特點(diǎn)： (1)采用同步時(shí)序協(xié)議?？偩€時(shí)鐘周期以上跳沿開始，半個(gè)周期高電平，半個(gè)周期低電平?？偩€上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的下跳沿時(shí)刻，而 對信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。 (2)總線周期由被授權(quán)的主方啟動(dòng)，以幀F(xiàn)RAME#信號(hào)變?yōu)橛行碇甘疽粋€(gè)總線周期的開始。 (3)一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE#線上給出總線命令以指明總線周期類型。

33、 (4)地址期為一個(gè)總線時(shí)鐘周期，一個(gè)數(shù)據(jù)期在沒有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號(hào)IRDY#和TRDY#都有效情況下完成，任 一信號(hào)無效(在時(shí)鐘上跳沿被對方采樣到)，都將加入等待狀態(tài)。 (5)總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時(shí)刻表明一 個(gè)總線周期結(jié)束。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個(gè)特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方 v1.0可編輯可修改確定，沒有對猝發(fā)長度加以固定限制。 (6)主方啟

34、動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以DEVSEL#信號(hào)有效予以 響應(yīng)。否則，主設(shè)備中止總線周期。 (7)主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到FRAME#信號(hào)已變?yōu)闊o效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速 度，可用TRDY航效通知主方加入等待狀態(tài)時(shí)鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進(jìn)行傳輸時(shí)，以STOP#1號(hào)有效通知主方中止總線周期。 六、外圍設(shè)備 *磁盤組有6片磁盤，每片有兩個(gè)記錄面，最上最下兩個(gè)面不用。存儲(chǔ)區(qū)域內(nèi)徑22cm,外徑33cm,道密度為40道/cm,內(nèi)層位密

35、度400位/cm,轉(zhuǎn)速6000轉(zhuǎn)/分。問： (1)共有多少柱面 (2)盤組總存儲(chǔ)容量是多少 (3)數(shù)據(jù)傳輸率多少 (4)采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是什么尋址命令中如何表示磁盤地址 (5)如果某文件長度超過一個(gè)磁道的容量，應(yīng)將它記錄在同一個(gè)存儲(chǔ)面上，還是記錄在同一個(gè)柱面上 解：(1)有效存儲(chǔ)區(qū)域==(cm) 因?yàn)榈烂芏?40道/cm,所以40X55=220道，即220個(gè)圓柱面。 (2)內(nèi)層磁道周長為2兀R=2XX11=(cm) 每道信息量=400位/cmX69.08cm=27632位=3454B 每面信息量=3454BX220=759880B 23 v

36、1.0可編輯可修改 盤組總＞容量=759880BX10=7598800B (3)磁盤數(shù)據(jù)傳輸率Dr=rN N為每條磁道容量，N=3454B r為磁盤轉(zhuǎn)速，r=6000轉(zhuǎn)/60秒=100轉(zhuǎn)/秒 Dr=rN=100X3454B=345400B/s (4)采用定長數(shù)據(jù)塊格式，直接尋址的最小單位是一個(gè)記錄塊(一個(gè)扇區(qū))，每個(gè)記錄塊記錄固定字節(jié)數(shù)目的信息，在定長記錄的數(shù)據(jù)塊中，活動(dòng)頭磁盤組的編址方式可 用如下格式： 一號(hào)|」號(hào)用疸［號(hào)‘撥向＞昵戛，］網(wǎng)區(qū)號(hào) 此地址格式表示有4臺(tái)磁盤(2位)，每臺(tái)有16個(gè)記錄面/盤面(4位)，每面有256個(gè)磁道(8位)，每道有16個(gè)扇區(qū)(4位)。

37、(5)如果某文件長度超過一個(gè)磁道的容量，應(yīng)將它記錄在同一個(gè)柱面上，因?yàn)椴恍枰匦抡业?，?shù)據(jù)讀/寫速度快。 *某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每毫米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm共有275道。問： (1)磁盤存貯器的容量是多少？ (2)最高位密度與最低位密度是多少？ (3)磁盤數(shù)據(jù)傳輸率是多少？ (4)平均等待時(shí)間是多少？ (5)給出一個(gè)磁盤地址格式方案。 解： (1)每道記錄信息容量=12288字節(jié) 每個(gè)記錄面信息容量=275X12288字節(jié) 共有4個(gè)記錄面，所以磁盤存儲(chǔ)器總?cè)萘繛? 4X275X12288字節(jié)=字節(jié) (2)

38、 最高位密度D1按最小磁道半徑R1計(jì)算(R1=115mm) D1=12288字節(jié)/2%R1=17字節(jié)/mm 最低位密度D2按最大磁道半徑R2計(jì)算： R2=R1+(275+5)=115+55=170mm D2=12288字節(jié)/2兀R2=字節(jié)/mm (3) 磁盤傳輸率C=r?N r=3000/60=50周/秒 N=12288字節(jié)(信道信息容量) C=r-N=50X12288=614400字節(jié)/秒 (4)平均等待時(shí)間=1/2r=1/(2X50)=10毫秒 (5) 16151465430 臺(tái)號(hào) 柱面（磁道）號(hào) 盤面（磁頭）號(hào) 扇區(qū)號(hào) 此地址格式表示有4臺(tái)磁盤，每臺(tái)有

39、4個(gè)記錄面，每個(gè)記錄面最多可容納512個(gè)磁道，每道有16個(gè)扇區(qū)。 *有一臺(tái)磁盤機(jī)，其平均尋道時(shí)間為了30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms數(shù)據(jù)傳輸速率為500B/ms,磁盤機(jī)上存放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走, 更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為： 平均尋道時(shí)間+平均等彳f時(shí)間+數(shù)據(jù)傳送時(shí)間 另外，使用CPU更新信息所需時(shí)間為4ms,并且更新時(shí)間同輸入輸出操作不相重疊。 試問： (1)盤上全部數(shù)據(jù)需要多少時(shí)間？ (2)若磁盤及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？ 解：(1)磁盤上總數(shù)據(jù)量=1000X3000B=300000

40、0B 讀出全部數(shù)據(jù)所需時(shí)間為3000000B+500B/ms=6000ms 重新寫入全部數(shù)據(jù)所需時(shí)間=6000ms 所以，更新磁盤上全部數(shù)據(jù)所需的時(shí)間為： 2X(平均找道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間)+CPU更新時(shí)間 =2(30+120+6000)ms+4ms=12304ms (2)磁盤機(jī)旋轉(zhuǎn)速度提高一倍后，平均等待時(shí)間為60ms； 數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時(shí)間變?yōu)椋? 3000000B+1000B/ms=3000ms 更新全部數(shù)據(jù)所需時(shí)間為： 2X(30+60+3000)ms+4ms=6184ms *刷新：電子束打在熒光粉上引起的發(fā)光只能維持幾十毫秒的時(shí)間。因此

41、必須讓電子束反復(fù)不斷地掃描整個(gè)屏幕，該過程稱為刷新。刷新頻率越高，顯示越?jīng)]有閃爍。 50Hz（至少） 刷新存儲(chǔ)器（視頻存儲(chǔ)器、顯存）：為刷新提供信號(hào)的存儲(chǔ)器。容量取決于分辨率和灰度級(jí)。M=「C *刷存的重要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭用刷存的帶寬。假定總帶寬的50哪于刷新屏幕，保留50波寬用于其他非刷新功能。 （1）若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻（刷新速率）為72Hz,計(jì)算刷存總帶寬應(yīng)為多少 （2）為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施 解：（1）.「刷新所需帶寬=分辨率X每個(gè)像素點(diǎn)顏色深度X刷新速率 1024X

42、768X3BX72/s=165888KB/s=162MB/s 刷存總帶寬應(yīng)為162MB/SX100/50=324MB/s （2） 為達(dá)到這樣高的刷存帶寬，可采用如下技術(shù)措施： ①使用高速的DRA城片組成刷存； ②刷存采用多體交叉結(jié)構(gòu)； ③刷存至顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至128位； ④刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開。 *刷新存儲(chǔ)器的重要性能指標(biāo)是它的帶寬。若顯示工作方式采用分辨率為 1024X 768,顏色深度為 24位，幀頻(刷新速率)為 72HZ；求: (1)刷新存儲(chǔ)器的存儲(chǔ)容量是多少？ (2)刷新存儲(chǔ)器的貸款是多少？

43、解：(1)因?yàn)樗⑿麓鎯?chǔ)器所需存儲(chǔ)容量=分辨率X每個(gè)像素點(diǎn)顏色深度 1024X768X3B=4MB (2)因?yàn)樗⑿滤鑾?分辨率X每個(gè)像素點(diǎn)顏色深度X刷新速度 1024X768X3BX72/S=165888KB/S?162MB/S 七、輸入輸出 * 中斷執(zhí)行過程：1.關(guān)中斷2.保存現(xiàn)場3.判別中斷條件轉(zhuǎn)入中斷服務(wù)程序4.開中斷5.執(zhí)行中斷服務(wù)程序6.關(guān)中斷7.恢復(fù)現(xiàn)場8.開中斷9.返回 * 中斷：參見圖所示的二維中斷系統(tǒng)。請問： (1)在中斷情況下，CPlffi設(shè)備的優(yōu)先級(jí)如何考慮請按降序排列各設(shè)備的中斷優(yōu)先級(jí)。 (2)若CP則執(zhí)行設(shè)備B的中斷服務(wù)程序，IM2,IM1,IM0的

44、狀態(tài)是什么如果CPU丸行設(shè)備D的中斷服務(wù)程序，IM2,IM1,IM0的狀態(tài)又是什么 (3)每一級(jí)的IM能否對某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽如果不能，采取什么辦法可達(dá)到目的 (4)假如設(shè)備C一提出中斷請求，CPU^即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求 解：(1)在中斷情況下，CPU的優(yōu)先級(jí)最低。各設(shè)備的優(yōu)先次序是：ZB-C-D-E-F-8HHI-CPU EI(中斷允許)標(biāo)志1# “0"，它禁止設(shè)備發(fā)出中斷請求。 (2)執(zhí)行設(shè)備B的中斷服務(wù)程序時(shí)IM2IM1IM0=111;執(zhí)行設(shè)備D的中斷服務(wù)程序時(shí)，IM2IM1IM0=011。 (3)每一級(jí)的IM標(biāo)志不能對某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備進(jìn)行單獨(dú)

45、屏蔽?？蓪⒔涌谥械? （4）要使設(shè)備C的中斷請求及時(shí)得到響應(yīng)，可將設(shè)備C從第2級(jí)取出來，單獨(dú)放在第3級(jí)上，使第3級(jí)的優(yōu)先級(jí)最高，即令I(lǐng)M3=0即可。 * 參見例1所示的系統(tǒng)，只考慮AB,C三個(gè)設(shè)備組成的單級(jí)中斷結(jié)構(gòu)，它要求CPU^E執(zhí)行完當(dāng)前指令時(shí)對中斷請求進(jìn)行服務(wù)。假設(shè)：（1）CPU“中斷批準(zhǔn)”機(jī)構(gòu)在響應(yīng) 一個(gè)新的中斷之前，先要讓被中斷的程序的一條指令一定要執(zhí)行完畢；（2）TDC為查詢鏈中每個(gè)設(shè)備的延遲時(shí)間；（3）TA,TB,TC分別為設(shè)備A,B,C的服務(wù)程序所需的執(zhí) 行時(shí)間；（4）TS,TR為保存現(xiàn)場和恢復(fù)現(xiàn)場所需的時(shí)間；（5）主存工作周期為TM試問：就這個(gè)中斷請求環(huán)境來說，

46、系統(tǒng)在什么情況下達(dá)到中斷飽和 解：中斷處理流程，并假設(shè)執(zhí)行一條指令的時(shí)間也為TM如果三個(gè)設(shè)備同時(shí)發(fā)出中斷請求，那么依次分別處理設(shè)備A、設(shè)備B、設(shè)備C的時(shí)間如下： tA=2TM+TDC+TS+TA+TR tB=2TM+2TDC+TS+TB+TR tC=2TM+3TDC+TS+TC+TR 處理三個(gè)設(shè)備所需的總時(shí)間為：T=tA+tB+tC T是達(dá)到中斷飽和的最小時(shí)間，即中斷極限頻率為：f=1/T 31 *1394總線：串行接口標(biāo)準(zhǔn)IEEE1394 PC介入也能自成系統(tǒng)。這意味著 1394在家電等消費(fèi)類設(shè)備的連接應(yīng)用方面有很好的前 IEEE1394是一種高速串行I/O標(biāo)準(zhǔn)接口。各被連接裝置的關(guān)系是平等的，不用 (1)數(shù)據(jù)傳送的高速性 (2)數(shù)據(jù)傳送的實(shí)時(shí)性 (3)體積小易安裝，連接方便 *協(xié)議集： 打It冏