嵌入式系統(tǒng)設(shè)計(jì)師 歷年試題解析

《嵌入式系統(tǒng)設(shè)計(jì)師 歷年試題解析》由會員分享，可在線閱讀，更多相關(guān)《嵌入式系統(tǒng)設(shè)計(jì)師 歷年試題解析（4頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、嵌 入 式系統(tǒng)設(shè)計(jì)師 歷 年試題解 析 本復(fù)習(xí)題頁碼標(biāo)注所用教材為： 嵌入式系統(tǒng)技術(shù) 張曉林 2008年10月第1版 高等教育出版社 如學(xué)員使用其他版本教材，請參考相關(guān)知識點(diǎn) 一、判斷題（共10小題，每小題2分，共20分，正確的打“7”，錯誤的打“X”。 1 2 3 4 5 6 7 8 9 10 1. 嵌入式系統(tǒng)調(diào)試通?？梢苑譃橛布壵{(diào)試和在線仿真器調(diào)試。 考核知識點(diǎn)：嵌入式系統(tǒng)調(diào)試，參見 P47 2. 在ARM處理器中，快速中斷（FIQ）的優(yōu)先級高于外部中斷（IRQ）。 考核知識點(diǎn)：ARM處理器，參見P62

2、 3. ROM能夠永久或半永久地保存數(shù)據(jù)，ROM內(nèi)的數(shù)據(jù)永遠(yuǎn)不會丟失。 考核知識點(diǎn)：存儲器特點(diǎn)，參見P131 4. 內(nèi)建測試系統(tǒng)（BIST）是SoC片上系統(tǒng)的重要結(jié)構(gòu)之一，JTAG測試接口是IC芯片測試方法的標(biāo)準(zhǔn)。 考核知識點(diǎn)：嵌入式系統(tǒng)測試，參見P43 5. VHDL 的基本單元描述不包括庫。 考核知識點(diǎn)：SOC主要設(shè)計(jì)語言，參見P233 6. 嵌入式ARM架構(gòu)的嵌入式處理器同時支持大端、小端（Big/Little-Endian）數(shù)據(jù)類型。 考核知識點(diǎn)：嵌入式ARM架構(gòu)的嵌入式處理器，參見P16 7. 嵌入式操作系統(tǒng)通常采用整體式內(nèi)核或?qū)哟问絻?nèi)核的結(jié)構(gòu)。 考核知識點(diǎn)：嵌入式操

3、作系統(tǒng)內(nèi)核，參見P249 8. ARM7TDMI 中的 T 代表增強(qiáng)型乘法器。 考核知識點(diǎn)：ARM處理器，參見71 9. 看門狗（Watch Dog）實(shí)際是一個簡單的定時器，在固定時間內(nèi)若正常清零，則自動復(fù)位處理器。 考核知識點(diǎn)：嵌入式式系統(tǒng)硬件設(shè)計(jì)，教材無參考答案 10. ARM-CPU 由多家不同制造商生產(chǎn)，芯片外部提供的總線是不一致的。 考核知識點(diǎn)：嵌入式總線技術(shù)，參見P183 二、單選題（共20小題，每小題2分，共40分） 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

4、17 18 19 20 1． 嵌入式處理器指令的執(zhí)行周期包括（） A. 啟動、運(yùn)行、退出 B. 取指令、指令譯碼、執(zhí)行指令、存儲 C. 啟動、運(yùn)行、掛起、退出 D. 取指令、指令譯碼、執(zhí)行指令 考核知識點(diǎn)：ARM處理器指令周期，參見P69 2． 下列不屬于嵌入設(shè)計(jì)處理器本身帶有的基本接口是（） A.串口； B.并口； C.PCIE； D.AD/DA； 考核知識點(diǎn)：電路硬件設(shè)計(jì)，參見 P141 3. 以下幾個步驟是DMA控制過程的主要節(jié)點(diǎn)，請選出正確的DMA控制流程（請求信號HRQ）為（） 1. CPU 讓出總線控制權(quán)（響應(yīng)

5、信號 HLDA） 2. DMA控制器向CPU請求總線使用權(quán) 3. DMA控制器控制總線，發(fā)總線命令、傳送數(shù)據(jù) 4. DMA總線控制器歸還總線控制權(quán) 5. CPU重新獲取總線控制權(quán) A. 2， 1， 3， 4； B. 1， 2， 3， 4； C. 3， 1， 4， 2； D. 3， 4， 1， 2； 考核知識點(diǎn)：DMA控制過程，教材中沒有參考答案 4. 一個嵌入式系統(tǒng)可以含有多個總線，以下不屬于IO總線的為（） A.AGP； B.PCI； C.AHB； D.ISA 考核知識點(diǎn)：嵌入式總線技術(shù)，參見P183 5. VHDL 是（） A. 硬件描述語言 B.軟件描述語言 C

6、.構(gòu)件描述語言 D.軟件開發(fā)工具 考核知識點(diǎn)：SOC主要設(shè)計(jì)語言，參見P233 6. uC/OS-II可以管理64個任務(wù)，其中保留（）個給系統(tǒng)。 A.7； B.8； C.9； D.10 考核知識點(diǎn)：uC/OS-II操作系統(tǒng)，教材中沒有參考答案 7. 以下不屬于uC/OS-II中支持的中斷類型的是（） A. 硬件中斷 B.外部中斷 C.陷井中斷 D.臨界區(qū)中斷 考核知識點(diǎn)： uC/OS-II 操作系統(tǒng)，教材中沒有參考答案 8. 將系統(tǒng)啟動代碼讀入內(nèi)存是（ ）的主要職責(zé) A.內(nèi)存管理； B. VFS； C.Boot Loader； D：虛擬內(nèi)存 考核知識點(diǎn)：嵌入式系統(tǒng)啟動，參

7、見P343 9. CAN 總線是指（） A. 控制器局域網(wǎng) B.網(wǎng)絡(luò)傳輸協(xié)議 C.數(shù)據(jù)標(biāo)準(zhǔn) D.軟硬件接口 考核知識點(diǎn)：嵌入式總線技術(shù)，教材中沒有參考答案 10. 屬于LCD三種顯示方式的是（） A. 投射型、反射型、透射型 B. 投射型、透反射型、透射型 C. 反射型、透射型、透反射型 D. 投射型、反射型、透反射型 考核知識點(diǎn)：LCD分類，教材中沒有參考答案 11．操作系統(tǒng)內(nèi)核是指（） A. 操作系統(tǒng)的調(diào)度部分 B.操作系統(tǒng)的驅(qū)動 C.操作系統(tǒng)的存儲管理 D.操作系統(tǒng)的核心部分 考核知識點(diǎn)：操作系統(tǒng)內(nèi)核，參見P309 12. ICE在線仿真器上有大量的RAM,（

8、）是主要的一種 A SRAM B DRAM C Block RAM D 影子 RAM 考核知識點(diǎn)：嵌入式系統(tǒng)調(diào)試，參見P47 13. 下列哪種方法不能改善電路的可測試性 （ ） A. 將復(fù)雜的電路做成單獨(dú)的模塊 B. 采用電路技術(shù)，使測試矢量生成難度減少 C. 改進(jìn)可控性和可觀察性 D. 添加自檢查設(shè)備 考核知識點(diǎn)：電路的可測試性，教材中沒有參考答案 14. SoC 形成或產(chǎn)生的過程不包括以下哪個方面（） A. 單片集成系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)和驗(yàn)證，以實(shí)現(xiàn)系統(tǒng)功能為主要目的 B. 邏輯面積計(jì)數(shù)的使用和產(chǎn)能占有比例的有效提高，即開發(fā)和研究IP核生成及復(fù)用技術(shù) C. 系統(tǒng)軟件的建

9、模與開發(fā)，即對IP核的配套 D. 超深亞微米（VDSM）,納米集成電路的設(shè)計(jì)理論和計(jì)數(shù)，即與底層技術(shù)的結(jié)合 考核知識點(diǎn)：SoC系統(tǒng)，參見P221 15. VxWorks操作系統(tǒng)是WindRiver公司推出的一種32位嵌入式實(shí)時操作系統(tǒng)，下面不是它優(yōu)點(diǎn)的是（） A. VxWorks源碼開源，用戶的開發(fā)成本低。 B. 簡潔、緊湊、高效的內(nèi)核。 C. 支持多任務(wù)，實(shí)時性強(qiáng)。 D. 較好的兼容性和對多種硬件環(huán)境的支持。 考核知識點(diǎn)：VxWorks操作系統(tǒng)，參見P309 16. 下面是PowerPC架構(gòu)嵌入式微處理器的不是主要特點(diǎn)是（） A. 獨(dú)特的分支出來單元可以讓指令預(yù)期效率大大提

10、高。 B. 超標(biāo)量的設(shè)計(jì)。 C. 適合大量向量運(yùn)算，指針現(xiàn)行尋址的智能化算法。 D. 可處理“字節(jié)非對齊”的數(shù)據(jù)存儲。 考核知識點(diǎn)：PowerPC架構(gòu)，參見P18 17. 下列選項(xiàng)中，不是實(shí)時操作系統(tǒng)必須滿足的條件是（） A.具有可搶占的內(nèi)核 B.中斷可嵌套 C.任務(wù)調(diào)度的公平性 D.具有優(yōu)先級翻轉(zhuǎn)保護(hù) 考核知識點(diǎn)：實(shí)時操作系統(tǒng)，參見P308 18. BSP作為一種嵌入式軟件，他的主要特點(diǎn)是（） A：與硬件無關(guān)，與操作系統(tǒng)有關(guān) B：與硬件和操作系統(tǒng)都相關(guān) C：與硬件有關(guān)，與操作系統(tǒng)無關(guān) D：與操作系統(tǒng)和硬件都無關(guān) 考核知識點(diǎn)：BSP概述，參見P340 19. JTA

11、G的引腳TCK的主要功能是（） A. 測試時鐘輸入； B. 測試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI輸入JTAG 口； C. 測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO從JTAG 口輸出； D. 測試模式選擇，TMS用來設(shè)置JTAG 口處于某種特定的測試模式。 考核知識點(diǎn)：考核知識點(diǎn)：嵌入式系統(tǒng)測試，參見P43 20. （）是局部性原理的主要應(yīng)用。 A. 不斷提高內(nèi)存的速度 B. 不斷提高處理器片上的晶體管數(shù)量 C. 不斷提高處理器速度 D. 如何解決高性能和高成本之間的矛盾 考核知識點(diǎn)：嵌入式系統(tǒng)硬件設(shè)計(jì)，參見P141 三、簡答題（共3小題，每小題8分，共24分） 1、簡述馮?諾依曼結(jié)構(gòu)與哈佛

12、結(jié)構(gòu)，并指出日常生活中的Intel處理器屬于哪種結(jié)構(gòu)。 考核知識點(diǎn)：馮?諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)，參見P7 2、除了可靠性以外，請簡述其他（至少四個）用于評價嵌入式系統(tǒng)性能的指標(biāo)，并請指出MTBF的具體含義。 考核知識點(diǎn)：嵌入式系統(tǒng)性能的指標(biāo)，參見P31 3、嵌入式系統(tǒng)總體上可分為軟件系統(tǒng)和硬件系統(tǒng)。在開發(fā)的過程中，兩者往往是 并行的關(guān)系。在軟件的開發(fā)過程中，經(jīng)常會采用交叉開發(fā)環(huán)境。請簡述交叉開 發(fā)環(huán)境包含的兩個部分，并請簡要敘述一下交叉開發(fā)的過程。 考核知識點(diǎn)：嵌入式系統(tǒng)開發(fā)，教材中沒有參考答案 四、分析設(shè)計(jì)題（共1小題，共16分） 1、嵌入式發(fā)展到今天，對應(yīng)于各種微處理器的硬件平臺都是通用的、固定的；各種相應(yīng)的軟件比較成熟，模 塊化程度比較高；因此，當(dāng)今的開發(fā)過程更多的注重開發(fā)流程，合理、科學(xué)的開發(fā)流程往往可以達(dá)到事半功倍 的效果。假設(shè)你現(xiàn)在某從事嵌入式產(chǎn)品開發(fā)的公司工作，被要求開發(fā)一通用的數(shù)字電視接收控制器，即通常所 說的“機(jī)頂盒”，對于機(jī)頂盒的開發(fā)，請你結(jié)合嵌入式系統(tǒng)的設(shè)計(jì)流程敘述一下將采取的設(shè)計(jì)開發(fā)流程。（整個 流程需包括從產(chǎn)品定義到產(chǎn)品測試和發(fā)布） 考核知識點(diǎn)：嵌入式應(yīng)用，教材中沒有參考答案 聲明:題目下方標(biāo)注的教材頁碼只是反映題目所在知識點(diǎn)的章節(jié) ,并不是答案頁碼,做題時請同時要參照視頻 課件.