《數(shù)字電子技術(shù)基礎(chǔ)》習(xí)題沒答案.doc

《《數(shù)字電子技術(shù)基礎(chǔ)》習(xí)題沒答案.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電子技術(shù)基礎(chǔ)》習(xí)題沒答案.doc（25頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

《數(shù)字電子技術(shù)基礎(chǔ)》習(xí)題　　　 第一章 第一章 數(shù)字電子技術(shù)概述 1．?dāng)?shù)字信號(hào)和模擬信號(hào)各有什么特點(diǎn)?描寫脈沖波形有哪些主要參數(shù) 2．和模擬電路相比，數(shù)字電路有哪些優(yōu)點(diǎn)? 3．在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制?它有何優(yōu)點(diǎn)? 4．?dāng)?shù)字電路和模擬電路的工作各有何特點(diǎn)? ⒌ 把下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)： 10010110 11010100 0101001 110110.111 101101.101 ⒍將下列數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：1101B 4FBH 110.11B ⒎ 將下列數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：7.85D 3DF.2BH 256D ⒐ 將下列數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)：256D 1101.11B 110.11B ⒑將下列十進(jìn)制數(shù)轉(zhuǎn)換為對(duì)應(yīng)的八進(jìn)刺數(shù)： 21 130 27 250 48 1012 95 100.625 ⒒ 分別用842lBCD碼、余3碼表示下列各數(shù)： (9.04)10 (263.27)10 (1101101)2 (3FF)16 (45.7)8 ⒓列出用BCD碼代替二進(jìn)制的優(yōu)點(diǎn) ⒔列出用BcD碼代替二進(jìn)制的主要缺點(diǎn)j ⒕在數(shù)字系統(tǒng)的運(yùn)算電路中使用BCD的主要缺點(diǎn)是什么 ⒖格雷碼的另一個(gè)名字是什么 ⒗ 二極管電路及輸入電壓ui的波形如圖1-1所示，試對(duì)應(yīng)畫出各輸出電壓的波形。 圖1-1 ⒘ 半導(dǎo)體三極管的開、關(guān)條件是什么?飽和導(dǎo)通和截止時(shí)各有什么特點(diǎn)?和半導(dǎo)體二極管比較，它的主要優(yōu)點(diǎn)是什么? 18 ⒙ 判斷圖1-2所示各電路中三極管的工作狀態(tài)，并計(jì)算輸出電壓uo的值。 圖1-2 ⒚ N溝造增強(qiáng)型MOS管的開、關(guān)條件是什么?導(dǎo)通和截止時(shí)各有什么特點(diǎn)?和P溝道增強(qiáng)型MOS管比較，兩者的主要區(qū)別是什么? 第二章 第二章 集成邏輯門電路 ⒈請(qǐng)舉出生活中有關(guān)“與”、“或”、“非”的邏輯概念．并各舉兩個(gè)例子說明。 ⒉如圖2-1所示，是二極管門電路，請(qǐng)分析各電路的邏輯功能．并寫出其表達(dá)式。 　　　 圖2-1 ⒊電路如圖2-2所示，寫出輸出L的表達(dá)式。設(shè)電路中各元件參數(shù)滿足使三極管處于飽和及截止的條件。 圖2-2 ⒋TTL與非門典型電路中輸出電路一般采用　　　　　　電路。 ⒌為什么說TTL與非門的輸入端在以下4種接法下，都屬于邏輯1：(1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非門的輸出高電壓3.6V；(4)輸入端接10KΩ的電阻到地。 ⒍TTL與非門空載時(shí)輸出高電平為　　伏．輸出低電平為　　伏，聞值電平Uth約為　　伏。 ⒎某TTL反相器的主要參數(shù)為IIH＝20μA；IIL＝1.4ｍA；IOH＝400μA；水IOL＝14ｍA，求它能帶多少個(gè)同樣的門。 ⒏集成邏輯門電路的發(fā)展方向是提高　　　　、降低 　　 ⒐CMOS門電路中不用的輸入端不允許　　　　。CMOS電路中通過大電阻將輸入端接地．相當(dāng)于接　　 ；而通過電阻接Udd，相當(dāng)于接　　　　。 ⒑CMOS門電路中與非門的負(fù)載管是　　　 (串聯(lián)還是并聯(lián))的，驅(qū)動(dòng)管是　　　的；或非門的負(fù)載管是　　　　的，驅(qū)動(dòng)管是　　　　的。 ⒒圖2-3所示為TTL與非門的電壓傳輸特性，由曲線可知：開門電平UoN= V；關(guān)門電平UOFF＝　　　V；輸出高電平UOH= V；輸出低電平UOL＝　　V。 圖2-3　　　　　　　　　　　　　　　　　　　　　　　　　圖2-4 ⒓TTL與非門是　　 　　極型集成電路。由　　　　　管組成，電路工作在　　　　 狀態(tài)‘ ⒔CMOS邏輯門是　　　極型集成電路，由 　　　 　管組成，電路工作在　　　　 狀念‘ ⒕二極管門電路如圖2-4所示。已知二極管VDl、VD2導(dǎo)通壓降為0.7V，試回答下列問題： (1)A接10V，B接0.3V時(shí)，輸出Vo為多少伏? (2)A，B都接10V，Vo為多少伏? (3)A接10V，B懸空．用萬用表測(cè)B端電壓，VB為多少伏? (4)A接0.3V，B懸空，測(cè)VB時(shí)應(yīng)為多少伏? (5)A接5kΩ電阻，B懸空，測(cè)VB電壓時(shí)，應(yīng)為多少伏? 15.在圖2-5所示電路中，(1)設(shè)RK＝3kΩ，RB＝20kΩ，試問晶體管的β值最小應(yīng)為多少才能滿足飽和條件?(2)設(shè)β＝30，RB＝30kΩ，試問RK的阻值最大應(yīng)該是多少才能滿足飽和條件? 圖2-5 16.對(duì)于圖2-6所示的各種電路及圖(b)所示的輸入波形，試畫出F1~F4的波形。 圖2-6 17.DTL與非門電路如圖2-7所示，D1、D2、D3都是硅管，導(dǎo)通電壓VD＝0.7V，VIL＝0.3v，VIH＝3.3V，電路其他參數(shù)如圖所示。 1． 1． 當(dāng)VI分別為0.3V和3.3V時(shí)，電路的工作情況如何?通過計(jì)算確定T的狀態(tài)。 2．二極管D3在電路中的作用是什么? 3．電路的拉電流、灌電流的能力為多大? 4．A端接5V，B端懸空，用萬用表測(cè)B點(diǎn)電位，則VB為多少狀? 圖2-7 18.說明圖2-8所示各個(gè)CMOS門電路輸出端的邏輯狀態(tài)，寫出相應(yīng)輸出信號(hào)的邏輯表達(dá)式。 圖2-8 19.分析圖2-9所示CMOS電路，哪些能正常工作，哪些不能。寫出能正常工作電路輸出信號(hào)的邏輯表達(dá)式。 圖2-9 20.試說明下列各種門電路中哪些可以將輸出端并聯(lián)使用(輸入端的狀態(tài)不一定相同)。 (1)具有推拉式輸出級(jí)的TTL電路； (2)TTL電路的OC門； (3)TTL電路的三態(tài)輸出門； (4)普通的CMOS門； (5)漏極開路輸出的CMOS門； (6)CMOS電路的三態(tài)輸出門； 第三章　邏輯代數(shù)基礎(chǔ)、邏輯函數(shù)化簡(jiǎn) ⒈ 試總結(jié)并說出： (1)從真值表寫邏輯函數(shù)式的方法； (2)從函數(shù)式列真值表的方法： (3)從邏輯圖寫邏輯函數(shù)式的方法； (4)從邏輯函數(shù)式畫邏輯圖的方法； (5)卡諾圖的繪制方法； (6)利用卡諾固化簡(jiǎn)函數(shù)式的方法。 ⒉電路如圖3-1所示： (1)根據(jù)反演規(guī)則，寫出F的反函數(shù)； (2)根據(jù)對(duì)偶規(guī)則，寫出F的對(duì)偶式； (3)用最少數(shù)目的與非門實(shí)現(xiàn)函數(shù)F； (4)用最少數(shù)目的與或非門實(shí)現(xiàn)函數(shù)F?！　　　　　　　D3-1 ⒊已知邏輯函數(shù)Y的真值表如表3-1所示，寫出Y的邏輯函數(shù)式。 表3-1 ⒋寫出圖3-2所示邏輯電路的表達(dá)式，并列出該電路的真值表。 圖3-2 ⒌列出邏輯函數(shù)Y＝AB＋BC＋AC的真值表，并畫出邏輯圖。 ⒍利用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)下列各式。 ⒎用真值表法證明下列恒等式； ⒏下列邏輯式中，變量A、B、C取哪些值時(shí)，L的值為1。 ⒐寫出下列函數(shù)的各種最簡(jiǎn)表達(dá)式：與—或、或—與、與—或—非、與非—與非、或非－或非表達(dá)式，并畫出其對(duì)應(yīng)的邏輯電路圖。 ⒑用與非門實(shí)現(xiàn)下列邏輯函數(shù)，畫出邏輯圖 ⒒求下列函數(shù)的反函數(shù)并化成最簡(jiǎn)“與一或”形式。 ⒓將下列各函數(shù)式化成最小項(xiàng)表達(dá)式。 ⒔用公式法將下列各邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。 ⒕畫出下列邏輯函數(shù)的卡諾圖。 ⒖化簡(jiǎn)下列邏輯函數(shù)。 ⒗用卡諾圖法化簡(jiǎn)下列各式： 第四章 第四章 　組合邏輯電路 1.組合邏輯電路有什么特點(diǎn)? 2.圖4-1所示電路，當(dāng)M＝0時(shí)實(shí)現(xiàn)何種功能？當(dāng)M＝1時(shí)又實(shí)現(xiàn)何種功能？請(qǐng)說明其工作原理。 圖4-1 3.試分析如圖4-2所示邏輯電路。 圖4-2 4.試分析如圖4-3所示邏輯電路。 圖4-3 5.用三個(gè)異或門和三個(gè)與門實(shí)現(xiàn)下列邏輯關(guān)系 6.分析圖4-4所示各電路的邏輯功能。寫出電路輸出信號(hào)的邏輯表達(dá)式。 圖4-4 7.寫出圖4-5所示電路輸出信號(hào)的邏輯表達(dá)式，列出真值表，說明其功能。 圖4-5 8.試分析圖4-6所示電路，寫出邏輯函效表達(dá)式，列出真值表，說明電路邏輯功能。 圖4-6 9.試分析圖4-7所示電路，寫出邏輯函效表達(dá)式，列出真值表，說明電路邏輯功能。 圖4-7 10.試分析圖4-8所示電路，寫出邏輯函效表達(dá)式，列出真值表，說明電路邏輯功能。 圖4-8 11.分別用與非門，或非門設(shè)計(jì)如下組合電路 (1)三變量的多效表決電路； (2)三變量的不一致電路； (3)三變量的偶數(shù)電路。 12.設(shè)計(jì)一個(gè)組合電路。其輸入是4位二進(jìn)制數(shù)D＝D3D2D1Do，要求能判斷出下列三種情況： (1)D中沒有1 (2)D中有兩個(gè)1 (3)D中有奇數(shù)個(gè)1。 13.設(shè)計(jì)一個(gè)組合邏輯電路，其輸入是一個(gè)3位二進(jìn)制數(shù)A＝A2A1A0．其輸出是Y1＝2A，Y2＝A2，Y1、 Y2也是二進(jìn)制數(shù)。 14.設(shè)計(jì)一個(gè)一位二進(jìn)制數(shù)全減器電路，用與非門和異或門實(shí)現(xiàn)。 15.用與非門實(shí)現(xiàn)下列代碼的轉(zhuǎn)換： (1)8421BCD碼轉(zhuǎn)換為余3碼； (2)8421BCD碼轉(zhuǎn)換為5421碼。 16.設(shè)計(jì)一個(gè)編碼器，6個(gè)輸入信號(hào)和輸出的3位代碼之間的對(duì)應(yīng)關(guān)系如表4-1所示。 表4-1 17.用與非門設(shè)計(jì)一個(gè)多功能運(yùn)算電路，具體要求見表4-2。表中要S2、Sl、S0為輸入控制信號(hào)，A、B為輸入邏輯變量，Y是輸出函數(shù)。 表4-2 18.某機(jī)床由A、B、C三臺(tái)電動(dòng)機(jī)拖動(dòng)，根據(jù)加工要求為： (1)A機(jī)必須開機(jī)運(yùn)行； (2)如開B機(jī)，則必須開C機(jī)； (3)A機(jī)運(yùn)行后，C機(jī)也可開機(jī)運(yùn)行： 滿足上述要求時(shí)，指示燈亮，否則指示燈熄滅。設(shè)開機(jī)信號(hào)為1，指示燈亮為1，寫出燈亮的邏輯表達(dá)式并化簡(jiǎn)。 19.用數(shù)據(jù)選擇器74153分別實(shí)現(xiàn)下列邏輯函數(shù)： 20.試用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)下列函數(shù) 21.試用3－8譯碼器74138和與非門實(shí)現(xiàn)下列函數(shù)： 22.試畫出用三片四位數(shù)值比較器7485組成12數(shù)值比較器的接線圖。 23.雙4選1數(shù)據(jù)選擇器74253的功能表見表4-3，先用門電路將它擴(kuò)展為8選1數(shù)據(jù)選擇，再用它實(shí)現(xiàn)邏輯函數(shù)畫出邏輯電路圖．令CBA對(duì)應(yīng)著A2A1A0。 表4-3　MUX74LS253功能表 24.試分別用下列方法設(shè)計(jì)全加器； (1)用與非門； (2)用或非門； (3)用雙四選一數(shù)據(jù)選擇器74153。 25.判斷下列函數(shù)構(gòu)成的邏輯電路中有無冒險(xiǎn)。若有，則用修改設(shè)計(jì)法消除之。 第五章　　時(shí)序邏輯電路 1.觸發(fā)器邏輯功能的描述方法有哪幾種? 2.與非門組成的基本RS觸發(fā)器，當(dāng)在和端加圖5-1(a)和(b)所示波形時(shí)，試分別繪出Q的波形，設(shè)觸發(fā)器的初態(tài)為0。 圖5-1 3.根據(jù)圖5-2所給的時(shí)鐘脈沖波形及輸入信號(hào)R、S的波形．畫出同步RS觸發(fā)器Q端的波形。 圖5-2 4.有一個(gè)下降沿觸發(fā)的維持阻塞D觸發(fā)器，試畫出在圖5-3所示的CP脈沖和輸入D信號(hào)的作用下．輸出端Q的波形。設(shè)D觸發(fā)器的初態(tài)為0。 圖5-3 5圖5-4中各觸發(fā)器的初始狀態(tài)Q＝0，試畫出在CP脈沖作用下各觸發(fā)器Q端的電壓波形： 圖5-4 6畫出圖5-5中Q的波形(忽略觸發(fā)器的傳輸延遲時(shí)間)。 圖5-5 7.圖5-6(a)是一個(gè)鎖存器邏輯圖，D是輸人信號(hào)，CP是鎖存命令，若CP和D的波形如圖5-6(b)所示，試?yán)L出Q及的波形。 8.圖5-7是作用于某主從JK觸發(fā)器CP、J、K、及端的信號(hào)波形圖，試?yán)L出Q端的波形圖。 圖5-6　　　　　　　　　　　　　　　　　　　　　　　　圖5-7 9. 圖5-8(a)是一個(gè)1檢出電路，圖5-8(b)是CP及J端的輸入波形圖，試?yán)L出端及Q端的波形圖[注：觸發(fā)器是主從觸發(fā)器，分析時(shí)序邏輯圖時(shí)要注意CP＝1時(shí)主觸發(fā)器的存儲(chǔ)作用]。 圖5-8 10. 試?yán)糜|發(fā)器的特征方程式寫出圖5-9(a)、(b)、(c)中各觸發(fā)器次態(tài)與現(xiàn)態(tài)Qn和A、B之間的邏輯函數(shù)式。 圖5-9 11.時(shí)序邏輯電路與組合邏輯電路的主要區(qū)別是什么； 描述時(shí)序電路邏輯功能的方法有哪幾種?它們之間有何種關(guān)系? 12.已知狀態(tài)圖如圖5-10所示，試作出它的狀態(tài)表。 圖5-10 13.已知某時(shí)序電路的狀態(tài)表如表5-1所示，試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在S2，輸入信號(hào)依次為0，1，0，1，1，1，試求出相應(yīng)的輸出。 表5-1 14.已知某同步時(shí)序電路含有兩個(gè)正邊沿D觸發(fā)器，其驅(qū)動(dòng)方程、輸出方程為 輸人信號(hào)的波形如圖5-11所示，設(shè)初始狀態(tài)為00，試畫出Q1、Q0的波形，并分析其邏輯功能。 圖5-11 15.分析圖5-12時(shí)序電路的邏輯功能．寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動(dòng)。 圖5-12 16.試分析圖5-13所示時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。 圖5-13 17.試分析圖5-14所示時(shí)序電路的邏輯功能．寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動(dòng)。 圖5-14 18 分析圖5-15給出的時(shí)序電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動(dòng)，說明電路實(shí)現(xiàn)的功能。A為輸人變量。 圖5-15 19.分析圖5-16所示時(shí)序邏輯電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動(dòng)。 圖5-16 20.圖5-17電路是可變進(jìn)制計(jì)數(shù)器。試分析當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。 圖5-17 21.用異步清零法將集成計(jì)數(shù)器74161連接成下列計(jì)數(shù)器： (1)十進(jìn)制計(jì)數(shù)器； (2)二十進(jìn)制計(jì)數(shù)器。 22.用同步置數(shù)法將集成計(jì)數(shù)器74161連接成下列計(jì)數(shù)器： (1)九進(jìn)制計(jì)數(shù)器： (2)十二進(jìn)制計(jì)數(shù)器。 23.試用反饋復(fù)位法將7490集成計(jì)數(shù)器連接為：(1)七進(jìn)制計(jì)數(shù)器（8421BCD碼） (2)82進(jìn)制計(jì)數(shù)器（5421BCD碼） 24. 試用兩片74194接成8位雙向移位寄存器。 第六章　　D/A 、A/D轉(zhuǎn)換器 1.D/A轉(zhuǎn)換器，其最小分辨電壓VLSB＝4mV，最大滿刻度輸出電壓Vom＝l0V，求該轉(zhuǎn)換器輸入二進(jìn)制數(shù)字量的位數(shù)。 ⒉在10位二進(jìn)制數(shù)D/A轉(zhuǎn)換器中，已知其最大滿刻度輸出模擬電壓Vom＝5V，求最小分辨電壓VLSB和分辨率。 ⒊某10位倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器如圖6-1所示，當(dāng)R=Rf時(shí)： (1)試求輸出電壓的取值他圍： (2)若要求電路輸入數(shù)字量為200H時(shí)輸出電壓Vo=5V，試問VREF應(yīng)取何值? 圖6-1 4. n位權(quán)電阻D／A轉(zhuǎn)換器如圖6-2所示。 (1) (1) 試推導(dǎo)輸出電壓vo與輸入數(shù)字量之間的關(guān)系式； (2) (2) 如n＝8，VREF=10V，當(dāng)Rf=1／8R時(shí)，如輸入數(shù)碼為20H，試求輸出電壓值。 圖6-1 5.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸人端分別接入四個(gè)信號(hào)：D1＝cosωt ，D2＝0.5 cos2ωt ，D3＝2cos2ωt，D4＝cos4ωt。問： (1)每個(gè)信號(hào)的最低取樣頻率是多少? (2)要每路信號(hào)都能按要求的頻率取樣，問數(shù)據(jù)選擇器從Dl~D4所需的轉(zhuǎn)換速率為多少? 6.一個(gè)十位逐次漸進(jìn)型A／D轉(zhuǎn)換器，若時(shí)鐘頻率為100Hz，試計(jì)算完成一次轉(zhuǎn)換所需要的時(shí)間。 7.如圖6-2所設(shè)定雙積分A／D轉(zhuǎn)換器的時(shí)鐘脈沖頻率為100KHz時(shí)，若其分辨率為10位，求最高采樣頻率。 8.在圖6-2的所示的雙積分A／D轉(zhuǎn)換器中， (1)分別求出兩次積分完畢時(shí)，積分器的輸出電壓。 (2)設(shè)第一次積分時(shí)間為T1，第二次積分時(shí)間為T2，問輸出數(shù)字量與哪個(gè)時(shí)間成正比？ (3)若，轉(zhuǎn)換過程中將出現(xiàn)什么現(xiàn)象? 圖6-2　一個(gè)周期內(nèi)積分器的輸出電壓波形 9.某位移閉環(huán)控制系統(tǒng)的反饋電壓為0~5V．最小可分辨電壓為2.5mV，位移控制范圍為0~200 mm，控制精度為0.2mm?，F(xiàn)選用集成A/D轉(zhuǎn)換器AD574，試通過查閱資料，分析判定選擇的參數(shù)是否合適。 10.根據(jù)逐次比較型A／D轉(zhuǎn)換器的工作原理，設(shè)計(jì)一A／D轉(zhuǎn)換器，要求輸出4位二進(jìn)制數(shù)字，轉(zhuǎn)換時(shí)間為10s。 11雙積分型A／D轉(zhuǎn)換器如圖6-3所示。 圖6-3 第七章 第七章 脈沖的產(chǎn)生與波形變換 1.圖7-1是由555定時(shí)器構(gòu)成的施密特觸發(fā)器電路。 (1)在圖7-1(a)中，當(dāng)VDD＝15V時(shí)，求U＋、U－、及各為多少？ (2)在圖7-I(b)中，當(dāng)VDD＝15V時(shí)，＝5V．求U＋、U－、及各為多少？ (3)將圖7-1(c)中給定的電壓信號(hào)加到圖7-1(a)、(b)中．試畫出輸出電壓的波形． 圖7-1 2.圖7-2為CMOS非門組成的施密特觸發(fā)器．R1＝10 kΩ．R2＝30 kΩ．VDD＝15V。 (1)分析其工作原理。 (2)求U＋、U－、及各為多少2 (3)將圖7-1[(c)中約定的電壓信號(hào)加到圖7-2中．試畫出輸出電壓的波形 圖7-2 3.圖7-3(a)是TTL與非門組成的施密持觸發(fā)器電路．試分析其工作原理。設(shè)Um=1.4V。如果輸入電壓ui的波形如圖7-3(b)所示．試畫出u01、和u0的波形。 圖7-3 4.在圖7-4所示的由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器中。 (1)要求輸出脈沖寬度為1s時(shí)．定時(shí)電阻R＝11kΩ，試計(jì)算定時(shí)電容C＝？ (2)當(dāng)C＝6200 pF時(shí)．要求脈沖寬度為150μs,試計(jì)算定時(shí)電阻R＝? 圖7-4　555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 圖7-5　555定時(shí)器構(gòu)成的多諧振蕩器 5.在圖7-5所示電路中．已知R1=1kΩ,R2=8.2kΩ，C＝0.4μF。試求脈沖寬度tw、振蕩周期T、振蕩頻率f。和占空比D。