數字電子技術試題庫及答案 期末考試秘籍.doc

《數字電子技術試題庫及答案 期末考試秘籍.doc》由會員分享，可在線閱讀，更多相關《數字電子技術試題庫及答案 期末考試秘籍.doc（23頁珍藏版）》請在裝配圖網上搜索。

1、 數字電子技術 期末試題庫 一、 選擇題： A組： 1.如果采用偶校驗方式，下列接收端收到的校驗碼中，（ A ）是不正確的 A、00100　　　　　B、10100　　　　C、11011　　D、11110 ２、某一邏輯函數真值表確定后，下面描述該函數功能的方法中，具有唯一性的是（　B?。? 　A、邏輯函數的最簡與或式　　　　　　　B、邏輯函數的最小項之和 　C、邏輯函數的最簡或與式　　　　　　　D、邏輯函數的最大項之和 ３、在下列邏輯電路中，不是組合邏輯電路的是（　D?。? 　A、譯碼器　　　　B、編碼器　　　　C、全加器　　　D、寄存器 ４、下列觸發(fā)器中沒有約束

2、條件的是（　D　?。? 　A、基本RS觸發(fā)器　　　　　　　B、主從RS觸發(fā)器 　C、同步RS觸發(fā)器　　　　　　　D、邊沿D觸發(fā)器 ５、555定時器不可以組成 D 。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器 ６、編碼器（A　?。﹥?yōu)先編碼功能，因而（　C?。┒鄠€輸入端同時為１。 　A、有　　　　　　B、無　　　　　　C、允許　　　　　D、不允許 ７、（　D?。┯|發(fā)器可以構成移位寄存器。 　A、基本RS觸發(fā)器　　　　　B、主從RS觸發(fā)器 　C、同步RS觸發(fā)器　　　　　D、邊沿D觸發(fā)器 ８、速度最快的A/D轉換器是（　A　）電路 　A、并行比較型　

3、　　　　　B、串行比較型 　C、并－串行比較型　　　　D、逐次比較型 9、某觸發(fā)器的狀態(tài)轉換圖如圖所示，該觸發(fā)器應是( C ) A. J-K觸發(fā)器 B. R-S觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器 10.（電子專業(yè)作）對于VHDL以下幾種說法錯誤的是（A ） A VHDL程序中是區(qū)分大小寫的。 B 一個完整的VHDL程序總是由庫說明部分、實體和結構體等三部分構成 C VHDL程序中的實體部分是對元件和外部電路之間的接口進行的描述，可以看成是定義元件的引腳 D 結構體是描述元件內部的結構和邏輯功能 B組： 1、微型計算機和數

4、字電子設備中最常采用的數制是--------------------------------（ A ） A.二進制 B.八進制 C. 十進制 D.十六進制 2、十進制數6在8421BCD碼中表示為-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000 3、在圖1所示電路中，使的電路是-----------------------------------------

5、----（ A ） A. B. C. D. 4、接通電源電壓就能輸出矩形脈沖的電路是------------------------------------------（ D ） A. 單穩(wěn)態(tài)觸發(fā)器 B. 施密特觸發(fā)器 C. D觸發(fā)器 D. 多諧振蕩器 5、多諧振蕩器有------------------------------------------------------

6、-------------------------（ C ） A. 兩個穩(wěn)態(tài) B. 一個穩(wěn)態(tài) C. 沒有穩(wěn)態(tài) D. 不能確定 6、已知輸入A、B和輸出Y的波形如下圖所示，則對應的邏輯門電路是-------（ D ） A. 與門 B. 與非門 C. 或非門 D. 異或門 7、下列電路中屬于時序邏輯電路的是------------------------------------------------------（ B ） A. 編碼器 B.

7、計數器 C. 譯碼器 D. 數據選擇器 8、在某些情況下，使組合邏輯電路產生了競爭與冒險，這是由于信號的---------（ A ） A. 延遲 B. 超前 C. 突變 D. 放大 9、下列哪種觸發(fā)器可以方便地將所加數據存入觸發(fā)器，適用于數據存儲類型的 時序電路--------------------------------------------------------------------------------（ C ） A. RS觸發(fā)器 B. JK觸發(fā)器 C. D觸

8、發(fā)器 D. T觸發(fā)器 10、電路和波形如下圖，正確輸出的波形是-----------------------------------------------（ A ） A. B. C. D. C組： 1．十進制數25用8421BCD碼表示為 A 。 A.11001 B.0010 0101 C.100101 D.10001 2. 當邏輯函數有n個變量時，共有 D 個變量取值組合？ A. n B. 2n

9、 C. n2 D. 2n 3．在何種輸入情況下，“與非”運算的結果是邏輯0。 D A．全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是1 4．存儲8位二進制信息要 D 個觸發(fā)器。 A.2 B.3 C.4 D.8 5．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 A 。 A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6．多諧振蕩器可產生 B 。 A.正弦波 B.矩形脈沖 C.三角波 D

10、.鋸齒波 7．在下列邏輯電路中，不是組合邏輯電路的是 A 。 A.譯碼器 B.編碼器 C.全加器 D.寄存器 8．八路數據分配器，其地址輸入端有 B 個。 A.2 B.3 C.4 D.8 9．8位移位寄存器，串行輸入時經 D 個脈沖后，8位數碼全部移入寄存器中。 A.1 B.2 C.4 D.8 10．一個無符號8位數字量輸入的DAC，其分辨率為 D 位。 A.1 B.3 C.4 D.8 D組： 1、下列

11、四個數中，最大的數是（ B ） A、（AF）16 B、（001010000010）8421BCD C、（10100000）2 D、（198）10 2、下列關于異或運算的式子中，不正確的是（ B ） A、AA=0 B、 C、A0=A D、A1= 3、下列門電路屬于雙極型的是（ A ） A、OC門 B、PMOS C、NMOS D、CMOS 4、對于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號應為（ A ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X 5、如圖

12、所示的電路，輸出F的狀態(tài)是（ D ） A、A B、A C、1 D、0 6、AB+A 在四變量卡諾圖中有( B )個小格是“1”。 A、13 B、12 C、6 D、5 7、二輸入與非門當輸入變化為( A )時，輸出可能有競爭冒險。 A. 01→10 B. 00→10 C. 10→11 D. 11→01 8、N個觸發(fā)器可以構成能寄存( B )位二進制數碼的寄存器。 A.N-1 B.N C.N+1 D.2N 9、以

13、下各電路中，( B )可以產生脈沖定時。 A. 多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器 10、輸入至少( B )位數字量的D/A轉換器分辨率可達千分之一。 A. 9 B. 10 C. 11 D. 12 E組： 1、下列編碼中，屬可靠性編碼的是________。 A．格雷碼 B. 余3碼 C. 8421BCD碼 D. 2421BCD碼 2、下列電路中，不屬于時序邏輯電路的是________。 A．計數器 B．加法器

14、 C．寄存器 D．M序列信號發(fā)生器 3、下列函數Y=F（A,B,C,D）中，是最小項表達式形式的是________。 A．Y=A+BC B．Y=ABCD+AC C． D． 4、要實現,JK觸發(fā)器的J、K取值應為________。 A．J=0，K=0 B．J=0，K=1 C．J=1，K=0 D．J=1，K=1 5、用555定時器組成施密特觸發(fā)器，外接電源VCC=12V電壓，輸入控制端CO外接10V電壓時，回差電壓為________。 A. 4V

15、 B. 5V C. 8V D. 10V 二、 判斷題： A組： 1、MP３音樂播放器含有D/A轉換器，因為要將存儲器中的數字信號轉換成優(yōu)美動聽的模擬信號——音樂。（　√?。? 2、真值表、函數式、邏輯圖、卡諾圖和時序圖，它們各具有特點又相互關聯。（　√?。? 3、有冒險必然存在競爭，有競爭就一定引起冒險。（　?。? 4、時序邏輯電路的特點是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關，與原有狀態(tài)沒有任何的聯系（　?。? 5、（電子專業(yè)作）FPGA是現場可編程門陣列，屬于低密度可編程器件。（　　） B組： 1、時序電路無記憶功能，組合

16、邏輯電路有記憶功能。--------------------------------------（ ） 2、在普通編碼器中，任何時刻都只允許輸入二個編碼信號，否則輸出將發(fā)生混亂。（ ） 3、基本的RS觸發(fā)器是由二個與非門組成。----------------------------------------------------（ √ ） 4、A/D轉換器是將數字量轉換為模擬量。-----------------------------------------------------（ ） 5、邏輯電路如下圖所示，只有當A=0，B=0時Y=0才成立。---------------

17、-------------（ √ ） C組： 1．若兩個函數具有不同的邏輯函數式，則兩個邏輯函數必然不相等。（ ） 2．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ） 3.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關，所以它沒有記憶功能。（ ） 4.編碼與譯碼是互逆的過程。（ √ ） 5.同步時序電路具有統一的時鐘CP控制。（ √ ） D組： 1、時序邏輯電路在某一時刻的輸出狀態(tài)與該時刻之前的輸入信號無關。（ ） 2、D觸發(fā)器的特性方程為Qn+1=D，與Qn無關，所以它沒有記憶功能。（ ） 3、用數據選擇器可實現時序邏輯電路。（ ） 4

18、、16位輸入的二進制編碼器，其輸出端有4位。（√） 5、時序電路不含有記憶功能的器件。（ ） 三、 填空題： A組： １、 數字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路、 時序邏輯電路 。 ２、 三態(tài)門的三種狀態(tài)是指___0____、___1___、____高阻___。 ３、 實現A/D轉換的四個主要步驟是___采樣___、___保持__、___量化__、___編碼____。 ４、 將十進制轉換為二進制數、八進制數、十六進制數： （25.6875＝（　　　　　　?。剑ā　? 　　 5、寄存器分為____基本寄存器___________和__

19、_____移位寄存器_______兩種。 6、半導體數碼顯示器的內部接法有兩種形式：共 陽極 接法和共 陰極 接法。 7、與下圖真值表相對應的邏輯門應是____與門__________ 輸入 A B 輸出 F 0 0 0 0 1 0 1 0 0 1 1 1 8、已知L=A+C，則L的反函數為=_______。 9、基本RS觸發(fā)器，若現態(tài)為1，S＝R＝０，則觸發(fā)狀態(tài)應為____1___。 10、（電子專業(yè)選作）ROM的存儲容量為1K8，則地址碼為__

20、10____位，數據線為_____8______位。 B組： 1、請將下列各數按從大到小的順序依次排列：（246）8；（165）10；（10100111）2；（A4）16 （10100111）2> （246）8 > （165）10 > （A4）16 2、邏輯函數有三種表達式： 邏輯表達式 、 真值表 、 卡諾圖 。 3、TTL邏輯門電路的典型高電平值是 3.6 V，典型低電平值是 0.3 V。 4、數據選擇器是一種 多個 輸入 單個 輸出的中等規(guī)模器件。 5、OC門能實現“ 線與 ”邏輯運算的電路連接，

21、采用總線結構，分時傳輸數據時，應選用 三態(tài)門 。 6、邏輯表達式為 ，它存在 0 冒險。 7、時序邏輯電路在某一時刻的狀態(tài)不僅取決于 這一時刻 的輸入狀態(tài)，還與電路 過去的 狀態(tài)有關。 8、觸發(fā)器按邏輯功能可以分為 RS 、D 、JK 、T 四種觸發(fā)器。 9、雙穩(wěn)態(tài)觸發(fā)器電路具有 兩個穩(wěn)態(tài) ， 并能 觸發(fā)翻轉 的兩大特性。 10、模數轉換電路包括 采樣 、 保持 、 量化 和編碼 四個過程。 C組： 1、二進制（1110.101）2轉換為十進制數為_____14.625_________。 2、十六

22、進制數（BE.6）16轉換為二進制數為________(10111110.011)2___。 3、F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。 4、F=AC+D的最小項表達式為_Σm (1,3,9,10,11,14,15)____________________。 5．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 0 且= 0 的信號。 6．555定時器的最后數碼為555的是 TTL 產品，為7555的是CMOS 產品。 7、TTL與非門的多余輸入端懸空時，相當于輸入_____高____電平。 8．

23、數字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路 、時序邏輯電路 。 9．對于共陽接法的發(fā)光二極管數碼顯示器，應采用 低 電平驅動的七段顯示譯碼器。 10、F=AB+的對偶函數是_______ F=（A+B）______________。 D組： 1、將（234）8按權展開為 282+381+480 。 2、（10110010.1011）2=( 262.54 )8=( B2.B )16 3、邏輯函數F=+B+D的反函數= A（C+） 。 4、邏輯函數通常有 真值表 、 代數表達式 、 卡諾圖 等描述形

24、式。 5、施密特觸發(fā)器具有 回差 現象，又稱 電壓滯后 特性。 6、在數字電路中，按邏輯功能的不同，可以分為 邏輯電路 和 時序電路 。 7、消除冒險現象的方法有 修改邏輯設計 、 吸收法 、 取樣法 和 選擇可靠編碼 。 8、觸發(fā)器有 2 個穩(wěn)態(tài)，存儲8位二進制信息要 8 個觸發(fā)器。 9、邏輯代數運算的優(yōu)先順序為 非 、 與 、 或 。 10、寄存器按照功能不同可分為兩類： 移位 寄存器和 數碼 寄存器。 E組： 1、數字信號的特點是在 上和 上都是不連續(xù)變化的，其高電平和 低電平常用

25、 和 來表示。 2、請將下列各數按從大到小的順序依次排列：（123）8；（82）10；（1010100）2；（51）16： > > > ，以上四個數中最小數的8421BCD碼為（ ）8421BCD 。 3、除去高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為 狀態(tài)。 4、在555定時器組成的脈沖電路中，脈沖產生電路有

26、 ，脈沖整形電路有 、 ，其中 屬于雙穩(wěn)態(tài)電路。 5、存儲容量為4K8的SRAM，有 根地址線，有 根數據線，用其擴展成容量為16K16的SRAM需要 片。 6、實現A/D轉換的四個主要步驟是___ __、___ __、___ __和編碼。 四、 綜合題 A組： 1、用代數法化簡： 解：

27、 2、 卡諾圖化簡： 解： 3、電路如下圖所示，已知輸入波形，試寫出Y的邏輯表達式并畫出輸出波形。 解： 4、跟據給定的波形，畫出電路的輸出。 解： 5、用8選1數據選擇器74LS151實現函數。 解：（1）將輸入變量C、B、A作為8選1數據選擇器的地址碼A2、A1、A0。 （2）使8選1數據選擇器的各數據輸入D0～D7分別與函數F的輸出值一一相對應。 即：A2A1A0＝CBA， D0＝D7＝0 D1＝D2＝D3＝D4＝D5＝D6＝1 則8選1數據選擇器的

28、輸出Q便實現了函數。 6、分析下圖所示的時序邏輯電路，設觸發(fā)器的初態(tài)為Q1=Q0=0，試： （1） 寫出輸出方程，驅動方程，狀態(tài)方程； （2） 列出狀態(tài)轉換真值表；、 （3） 畫出時序圖； （4） 分析電路的邏輯功能。 解： 1. 寫出各邏輯方程： 驅動方程： J0=K0=1 J1=K1= 將驅動方程代入JK觸發(fā)器的特性方程，得： 次態(tài)方程： 輸出方程： 2. 列出狀態(tài)表如表所示。 表解6.2 S X

29、 0 1 Q1n Q0n Q1n+1 Q0n+1 Z Q1n+1 Q0n+1 Z 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 1 3. 畫出狀態(tài)圖及波形圖如圖解所示。 （a） （b） 4. 邏輯功能分析 由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉換規(guī)律及相應輸入、輸出關系：該電路一共有4個狀

30、態(tài)00、01、10、11。當X=0時，按照加1規(guī)律從00→01→10→11→00循環(huán)變化，并每當轉換為11狀態(tài)（最大數）時，輸出Z=1。當X=1時，按照減1規(guī)律從11→10→01→00→11循環(huán)變化。所以該電路是一個可控的四進制計數器，其中Z是進位信號輸出端。 B組： 1、用公式法化簡下列邏輯表達式 （1）（A+B）（+） （2）A+B+C+ =B+A =1 2、用卡諾圖化簡下列邏輯表達式 （1） F（A，B，C，D）=∑m（0，1，2，3，5，7） F= + D 3

31、、試畫出Q端波形，設初始J=1，Q=0，懸空表示接高電平

32、 4、用74LS138和門電路實現函數F= A++B,并畫出邏輯電路圖。 F= 5、試設計一個滿足下圖功能的組合邏輯電路 1.真值表 A B C

33、 L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1

34、 1 1 1 L=AC+BC 6、分析下圖時序電路(設初始狀態(tài)為0) 1、列出時鐘方程和驅動方程 2、列出狀態(tài)方程 3、列出狀態(tài)表 4、畫出狀態(tài)圖 5、描述電路功能 解：1、時鐘方程：CP1=CP2=CP3=CP 驅動方程為： 2、D觸發(fā)器的特性方程為： Qn+1=D 狀態(tài)方程為：

35、 3、狀態(tài)表 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1

36、 1 0 0 1 0 0 1 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 4、狀態(tài)圖 （a） （b） 5、功能：

37、同步六進制計數器，電路不能自啟動。 C組： 1、用代數法化簡：F（A，B，C，D） = Σm（1，2，6，7，8，９，10，13，14，15） 參考答案： F=B C D+CD+BC+ABD（或ACD）+A B D(或A B C) 2、用卡若圖化簡：F（A，B，C，D） = Σm（2，3，4，5，8，9，14，15） 參考答案： F=A B C+A B C+ ABC+A B C 3.分析下圖邏輯電路圖的功能 參考答案: Y=A+B+C 由真值表可以看出，只有當A，B，C三個變量全部相等的時候，輸出是1，其

38、余輸出是0，這實際上是一個同比較器，即輸入變量不等時，輸出是1，否則輸出是0 4. 試分析圖示時序電路，列出它的狀態(tài)轉換真值表，畫出狀態(tài)轉換圖及相應的輸出波形Q1及Q2，并說明電路的功能． 5.用74LS138和門電路實現下面多輸出函數，畫出邏輯電路圖。 　　　　 　　　　 　　　　 6. 用下降沿觸發(fā)的JK觸發(fā)器，設計一個按自然序進行計數的同步七進制加法計數器。 參看教材119頁13題 7.（電子專業(yè)選作）試用ROM實現下列函數 參考答案： D組： 1、利用公式進行化簡（10） F=AD+A+AB+C

39、+BD+ACEF+EF+DEFG 解： F=AD+A+AB+C+BD+ACEF+EF+DEFG =A+ AB+C+BD+ACEF+EF+DEFG =A+C+BD+EF+DEFG =A+C+ BD+EF+DEFG = A+C+ BD+EF 2、利用卡諾圖進行化簡（10） 解： = =+AC+A+C AB CD 00 01 11 10 00 1 1 0 1 01 1 1 0 0 11 0 0 1 1 10 1 0 1 1 F=+ A

40、C+ 3、用普通機械開關轉接電平信號時，在觸點接觸瞬間常因接觸不良而出現“顫抖”現象，如圖 (a)所示。為此，常采用圖 (b)所示防抖動開關電路。試畫出波形Q和，并從中體會防抖動原理。（10） 解: 電路的輸出波形Q和如圖所示。 4、試寫出圖示電路的表達式，并畫出相應的輸出波形。（10） A B C F 解： （1）按照題意，寫出電路的邏輯表達式： （2）將波形圖按照要求寫出真值表 A B C Y 0 0 1 1 0 1 1 1 1 0 1 1 0 0

41、 1 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 1 1 1 (3)畫出波形圖如下： A B C F 5、分析如圖所示電路，說明電路實現的邏輯功能。（15） 解：（1）根據邏輯電路圖寫出各個輸出端Y1、Y2、Y3的邏輯表達式： ，，， （2）將邏輯表達式進行化簡，得： ——> （3）根據表達式列出真值表： A B C Y 0 0 0 0

42、 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 （4）由真值表判斷電路的邏輯功能為： 當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 E組： 將函數化簡為最簡與或式 1、代數法化簡： 2、卡諾圖化簡： F(A,B,C,D)=∑m(0,2, 5,7,8,10,11,13)+∑d(3,14

43、,15) F= & ≥1 & & & ≥1 & ≥1 1 A B C F1A F2 F3 F4 F6 Y2 Y1 F5 分析下圖所示電路的邏輯功能（寫出表達式，列真值表，描述功能）。 由邊沿觸發(fā)器構成如下電路，分析觸發(fā)器F1和F2驅動方程和時鐘方程 ，說明兩個觸發(fā)器工作原理，試畫出圖示輸入信號作用下Q1Q2的輸出波形，設初態(tài)Q1Q2＝11。 觸發(fā)器F1 觸發(fā)器F2 ＞Ｃ１ １Ｄ ＞Ｃ１ １Ｊ １Ｋ Ｄ Ａ Ｒ

44、Ｄ Ｂ Q1 Q1 Q２ Q２ 觸發(fā)器F1： 觸發(fā)器F2： A B D Q1 Q2 RD 用74LS138譯碼器芯片實現函數，寫出最小項表達式，畫出74LS138實現的電路圖。 74LS138 計數器設計 （1）以74LS290為核心，添加適當的門，實現N=6計數器，要求列出有效計數狀態(tài)。 計數狀態(tài)表 N Q3 Q2 Q1 Q0 74LS290功能表

45、 （2）以74LS163為核心，添加適當的門，實現12歸1計數器（要求用2位8421BCD碼表示計數狀態(tài)），并簡要分析計數器從910以及121實現原理。 74LS163功能表 CP ET EP Q ↑ 0 1 0 ↑ 1 0 置數 ↑ 1 1 1 1 計數 計數器狀態(tài) 910： 計數器狀態(tài)123： 個位 十位 圖（a）由555定時器組成的多諧振蕩電路，圖（b）是555的內部結構圖，已知R1＝R2＝5KΩ，C＝1000pF。 0 VO t 0 VC t 2/3Vcc 1/3Vcc 圖b 圖a 要求： 畫出Vo和Vc的波形。 ……………………………8分1111111111111111231233333333333333333333333333333333333333333333 23