《數(shù)字電子技術(shù)基礎(chǔ)第三章.ppt》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)基礎(chǔ)第三章.ppt（146頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、第三章 門電路,3-1 概述 3-2 半導體二極管門電路 3-3 TTL門電路 3-4CMOS門電路,3-1 概述,門電路：實現(xiàn)基本運算、復合運算的單元電路，如與門、與非門、或門 ,門電路中以高/低電平表示邏輯狀態(tài)的1/0,獲得高、低電平的基本原理,高/低電平都允許有一定的變化范圍,正邏輯：高電平表示1，低電平表示0負邏輯：高電平表示0，低電平表示1,3.2半導體二極管門電路半導體二極管的結(jié)構(gòu)和外特性（Diode）,二極管的結(jié)構(gòu)： PN結(jié) + 引線 + 封裝構(gòu)成,,,,P,N,3.2.1二極管的開關(guān)特性：,高電平：VIH=VCC 低電平：VIL=0,,VI=VIH D截止，VO=VOH=V
2、CC VI=VIL D導通，VO=VOL=0.7V,二極管的開關(guān)等效電路：,二極管的動態(tài)電流波形：,3.2.2 二極管與門,設(shè)VCC = 5V 加到A,B的 VIH=3V VIL=0V 二極管導通時 VDF=0.7V,,規(guī)定3V以上為1,0.7V以下為0,3.2.3 二極管或門,,設(shè)VCC = 5V 加到A,B的 VIH=3V VIL=0V 二極管導通時 VDF=0.7V,,規(guī)定2.3V以上為1,0V以下為0,二極管構(gòu)成的門電路的缺點,電平有偏移 帶負載能力差 只用于IC內(nèi)部電路,,一、 雙極型三極管的結(jié)構(gòu),3.3.1 雙極型三極管的開關(guān)特性,3.3 TTL門電路,管芯
3、+ 三個引出電極 + 外殼,基區(qū)薄 低摻雜,發(fā)射區(qū)高摻雜,集電區(qū)低摻雜,以NPN為例說明工作原理：,當VCC VBB be 結(jié)正偏, bc結(jié)反偏 e區(qū)發(fā)射大量的電子 b區(qū)薄，只有少量的空穴 bc反偏，大量電子形成IC,二、三極管的輸入特性和輸出特性 三極管的輸入特性曲線（NPN）,VON ：開啟電壓 硅管，0.5 0.7V 鍺管，0.2 0.3V 近似認為: VBE < VON iB = 0 VBE VON iB 的大小由外電路電壓，電阻決定,三極管的輸出特性,固定一個IB值，即得一條曲線， 在VCE 0.7V以后，基本為水平直線,特性曲線分三個部分 放大區(qū)：條件VCE 0.7V, iB
4、 0, iC隨iB成正比變化， iC=iB。 飽和區(qū)：條件VCE 0, VCE 很低，iC 隨iB增加變緩，趨于“飽和”。 截止區(qū)：條件VBE = 0V, iB = 0, iC = 0, ce間“斷開” 。,三極管開關(guān)電路如圖3.3.1所示,三、 雙極型三極管的基本開關(guān)電路,圖3.3.1 晶體三極管開關(guān)電路,,三極管替代開關(guān),3.3.1 雙極型三極管的開關(guān)特性,當vI=VIH，為高電平時，使得iBIBS=VCC /RC，三極管處于飽和導通態(tài)，輸出vo VOL Vces0,為低電平；,3.3.1 雙極型三極管的開關(guān)特性,當vI=VIL
5、,為高電平,其中：,硅管為0.3V,鍺管為0.1V,很小，為幾十歐姆,三極管開關(guān)狀態(tài)下的等效電路如圖所示,3.3.1 雙極型三極管的開關(guān)特性,四、雙極型三極管的開關(guān)等效電路,截止時，發(fā)射結(jié)反偏，iC0 ，相當開關(guān)斷開； 飽和時，發(fā)射結(jié)正偏，vCEVCE（sat）0 ，相當開關(guān)閉合。,截止,飽和,,,阻值很小，忽略,(c)飽和時的等效電路,五、雙極型三極管的動態(tài)開關(guān)特性,3.3.1 雙極型三極管的開關(guān)特性,即在開關(guān)電路中，輸出電壓的變化滯后于輸入電壓的變化,圖3.3.7,六 、三極管反相器,3.3.1 雙極型三極管的開關(guān)特性,三極管反相器就是三極管的開關(guān)電路,只要參數(shù)選擇合理，即當vI=VIL時
6、，T截止，輸出vO=VOH為高電平；當vI=VIH時，T飽和導通，輸出vO=VOL為低電平，則YA,一、電路結(jié)構(gòu),3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,T1、 R1和D1:輸入級 T2、R2和R3:倒相級 T4、T5、R4、D2:推拉式輸出級,設(shè)：VCC5V， VIH3.4V PN結(jié)的導通壓降為 VON0.7V,當vIVIL0.2V時,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,T1導通,,T2截止,,,D2導通,,,輸出為高電平,voVOH VCC IC2R22VON 3.4V,當vIVIH3.4V時,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,T1截止,,T2導通,,,D2
7、截止,,voVOLVCE（sat） 0.2V,,輸出為低電平,則輸出和輸入的邏輯關(guān)系為,二、電壓傳輸特性,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,TTL反相器輸出電壓隨輸入電壓變化的曲線,a. AB段：,圖3.3.10 TTL反相器的電 壓傳輸特性,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,b. BC段：,圖3.3.10 TTL反相器的電 壓傳輸特性,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,c. CD段：,圖3.3.10 TTL反相器的電 壓傳輸特性,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,d. DE段：,圖3.3.10 TTL反相器的電
8、壓傳輸特性,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,三、輸入噪聲容限,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,當輸入電壓vI偏離正常低電平（0.2V）升高，或偏離正常高電平（3.4V）降低，在一定范圍內(nèi)，輸出高低電平并不立刻改變,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,74系列典型值為： VNH=0.4V, VNL=0.4V,,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,,輸入電流隨輸入電壓的變化關(guān)系，稱為輸入特性，,一、輸入特性,a.當輸入為低電平時，即vI0.2V，若VCC5V，則TTL反相器的輸入電流為,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,當vI0時
9、,此電流IIS稱為輸入短路電流，在TTL門電路手冊中給出，由于和輸入電流值相近，故分析和計算時代替IIL。,b.當輸入為高電平時，即vI3.4V，T1發(fā)射結(jié)截止，處于倒置狀態(tài)，只有很小的反向飽和電流IIH,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,IIS,,D1導通,輸入低電平,輸入高電平,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,V,CC,R,1,T,1,D,1,be,2,be,5,,,.,.,二、輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,輸出電壓與輸出電流的關(guān)系，稱為輸出特性，分為高電平輸出特性和低電平輸出特性。,1.高電平輸出特性,當輸出為
10、vOVOH時，T4、D2導通， T5截止,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,1.高電平輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,2.低電平輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,當輸出為vOVOL時，T4、D2截止， T5導通,圖3.3.16輸出低電平等效電路,2.低電平輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,當輸出為vOVOL時，T4、D2截止， T5導通,圖3.3.16輸出低電平等效電路,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,圖3.3.16輸出低電平等效電路,3.扇出系數(shù)（Fan-out）的計算,3.3.
11、3 TTL反相器的靜態(tài)輸入特性和輸出特性,扇出系數(shù)就是一個門電路驅(qū)動同類型門電路的個數(shù)。也就是表示門電路的帶負載能力。,,當輸出為高電平時，設(shè)可帶N2個非門，則有,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,,則取Nmin N1， N2,例：已知74系列的反相器VOH3.2V, VOL0.2V，IOL（max）16mA，IOH（max）4mA，IIL1mA，IIH40A，計算門G1可帶同類門的個數(shù),圖3.3.18 扇出系數(shù)的計算,解：當G1輸出為低電平時，有,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,當G1輸出為高電平時，有,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,圖3
12、.3.18 扇出系數(shù)的計算,故取N10，即門G1可帶同類門的個數(shù)為10個,四、 輸入端的負載特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,,,,,,,,,,,,,,,,,,,,,,,V,CC,R,1,T,1,be,2,be,5,,,,,,,,,,,R,P,一般對于TTL門電路，若輸入端通過電阻接地，一般當RP0.7K時，構(gòu)成低電平輸入方式；當RP1.5K時，構(gòu)成高電平輸入方式。,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,輸入端懸空時，用萬用表測量其電壓，讀書為多少，此時應視為高電平還是低電平？,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,例3.3.3 電路如圖所示，試寫
13、出各個電路輸出端的表達式。,解：,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,例：計算RP的取值范圍。已知G1、 G2均為74系的TTL反相器，VCC5V， VOH3.4V, VOL0.2V, VIH（min）2.0V， VIL（max）0.8V， IIH40A,解： vo1= VOH時，若使vI2 VIH（min） ，則,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,故取RP0.69k,練習：電路如圖所示，試寫出各輸出端的邏輯式,3.3.3 TTL反相器的靜態(tài)輸入特性和輸出特性,3.
14、3.4 TTL反相器的動態(tài)特性,一、傳輸延遲時間,圖3.3.26 TTL反相器的動態(tài)波形,原因：結(jié)電容和寄生電容的存在。,TTL門的平均傳輸延時為3 40ns,二、交流噪聲,3.3.4 TTL反相器的動態(tài)特性,交流噪聲容限遠大于直流噪聲容限。,（a）正脈沖噪聲容限,圖3.3.27 正脈沖噪聲容限,將輸出為高電平由額定值降到2.0V時輸入正脈沖的幅度稱為正脈沖噪聲容限,（b）負脈沖噪聲容限,3.5.4 TTL反相器的動態(tài)特性,圖3.5.28 負脈沖噪聲容限,將輸出為低電平由額定值上升到0.8V時輸入負脈沖的幅度稱為負脈沖噪聲容限,三、電源的動態(tài)尖峰電流,3.3.4 TTL反相器的動態(tài)特性,三、電
15、源的動態(tài)尖峰電流,3.3.4 TTL反相器的動態(tài)特性,1.兩種狀態(tài)下電源負載電流不等（空載情況下),2、動態(tài)尖峰電流,3.3.4 TTL反相器的動態(tài)特性,3.3.5 其他類型的TTL門電路,一、其他邏輯功能的門電路,1. 與非門,,,,,輸入級,倒相級,輸出級,3.3.5 其他類型的TTL門電路,1.由于與非門電路結(jié)構(gòu)和電路參數(shù)與反相器相同，故反相器的輸出特性也適用于與非門；,3.3.5 其他類型的TTL門電路,2.兩個輸入端并聯(lián)使用時，計算與非門每個輸入端的輸入電流時，應根據(jù)輸入端的不同工作狀態(tài)分別對待。,若輸入端接低電平時，輸入電流的計算和反相器相同 ，即,若輸入端接高電平，T1的兩個發(fā)射
16、結(jié)反偏，故輸入電流為單個輸入端高電平輸入電流的2倍。,例：已知電路TTL與非門的參數(shù)為IOH0.5mA，IOL8mA，IIL0.4mA，IIH40A，問可以驅(qū)動多少個同類邏輯門？,解：設(shè)輸出為高電平時，可以帶N1個同類邏輯門，則,2N1IIHIOH,設(shè)輸出為低電平時，可以帶N2個邏輯門，則,N2IILIOL,故取N12,3.3.5 其他類型的TTL門電路,2.或非門,3.3.5 其他類型的TTL門電路,3.與或非門,3.3.5 其他類型的TTL門電路,與或門相比，輸入管T1和T1都是多發(fā)射極的三極管，構(gòu)成與門電路，其輸出為,4.異或門,注：與門和或門是在與非門和或非門的基礎(chǔ)上加了一級反相器構(gòu)成
17、。,3.3.5 其他類型的TTL門電路,AB,（AB）,1.推拉式輸出電路結(jié)構(gòu)的局限性：,3.6 OC門（Open Collector Gate）,將推拉式TTL與非門的輸出端并聯(lián)，則當某一門的輸出端為低電平，如Y2=0,則當Y1=1時，會有G1門的電流通過G2門的T5管，這個電流遠遠超過正常工作電路，有可能使T5管損壞。, 輸出電平不可調(diào) 負載能力不強，尤其是高電平輸出 輸出端不能并聯(lián)使用,為了使TTL與非門能實現(xiàn)線與功能，把輸出級的去掉T3 、T4管，使T5管的集電極開路，就構(gòu)成集電極開路門，即OC門。,1.推拉式輸出電路結(jié)構(gòu)的局限性,圖3.3.35,3.6 OC門（Open Collec
18、tor Gate）,2. OC門的結(jié)構(gòu)特點,圖3.3.36,3.6 OC門（Open Collector Gate）,3.6 OC門（Open Collector Gate）,若利用OC門實現(xiàn)線與功能，則將幾個OC門的輸出并聯(lián)起來用一個上拉電阻即可.,圖3.3.38,3. 線與的實現(xiàn),3.6 OC門（Open Collector Gate）,圖3.5.39,3.6 OC門（Open Collector Gate）,其中n驅(qū)動管的個數(shù) m負載管輸入端的個數(shù),3.6 OC門（Open Collector Gate）,4、外接負載電阻RL的計算,驅(qū)動管輸出為高電平,驅(qū)動管輸出為低電平,其中：m負載管
19、短路電流的個數(shù)；IOLOC門T5管導通時的電流；IIL負載門每個輸入端的短路輸入電流,3.6 OC門（Open Collector Gate）,4、外接負載電阻RL的計算,4.OC門的應用,實現(xiàn)與或非邏輯線與,圖3.5.38,電平轉(zhuǎn)換,由于OC門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。,3.6 OC門（Open Collector Gate）,例: 選定合適的RL阻值。已知G1、G2為OC門，輸出管IOH200A，IOLmax16mA。G3、G4和G5均為74系列與非門，它們的IIL1mA，IIH40A。，要求OC門的高電平VOH3.0V，低電平VOL0.4V.,解：當輸出為高電
20、平時,當輸出為高電平時,例2:輸出VOH3.6V，VOL0.3V。電壓表滿量程為50V，內(nèi)阻為20K/V，輸入信號A、B、C的取值（如表一)，求開關(guān)S斷開和閉合時V1和V2的值。,則當S斷開時，相當此端加高電平，T2、T5導通，將T1的基極電位鉗位在2.1V，故V12.1-0.7=1.4V；當S閉合時，若此端輸入為低電平，則相應的be結(jié)導通，將T1的基極電位鉗位在0.3+0.7=1V，故V11-0.7=0.3V；此端輸入為高電平則與S斷開相同,解：對于門G2的輸入端可以用圖2.3.37所示電路來等效,故對應的輸入輸出如表二,3.7三態(tài)TTL與非門（TSLThree State Logic Ga
21、te）,三態(tài)門特點是除了輸出高、低電平兩個狀態(tài)外，還有第三種狀態(tài)，即高阻狀態(tài)。,輸入級多了一個使能端EN和一個二極管D。,圖3.5.46,1.電路結(jié)構(gòu),圖3.5.47,圖3.5.46,2.工作原理,（1）當EN0時，P1，D截止，與非門為正常工作狀態(tài)，即,（2）當EN1時，P0，D導通， T4截止；而P0使得T1導通， T2、T5截止，與非門為高阻態(tài)，即YZ,3.7三態(tài)TTL與非門,控制端為高電平有效的三態(tài)門,（1）當EN1時，P1，D截止，與非門為正常工作狀態(tài)，即Y（AB）,（2）當EN0時，P0，D導通， T4截止；而P0使得T1導通， T2、T5截止，與非門為高阻態(tài)，即YZ,3.7三態(tài)T
22、TL與非門,3.三態(tài)門的用途,圖3.5.51 總線結(jié)構(gòu),圖3.5.50 數(shù)據(jù)的雙向傳輸,TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu),3.7三態(tài)TTL與非門,電路如圖所示，試用表格方式列出各門電路的名稱、輸出邏輯式及當ABCD1001時各輸出邏輯函數(shù)的取值。,練習：,,,,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,TTL邏輯器件分成54系列和74系列兩大類,54系列和74系列按工作速度和功耗可分成下面4個系列：,,(a)標準通用系列：,國產(chǎn)型號為CT54/74系列，與國際上SN54/74系列相當.,國產(chǎn)型號為CT54H/74H系列，與國際上SN54H/74H系列相當,(b)
23、高速系列：,(c)肖特基系列：,國產(chǎn)型號為CT54S/74S系列，與國際上SN54S/74S系列相當,(d) 低功耗肖特基系列：,國產(chǎn)型號為CT54LS/74LS系列，與國際上SN54LS/74LS系列相當,3.3.2 TTL反相器的電路結(jié)構(gòu)和工作原理,3.8TTL電路的改進系列,,門電路的綜合性能指標dp積：,將傳輸延遲時間tpd和功耗P的乘積稱為dp積，即,對于門電路，dp值越小越好，說明門電路速度快，功耗低。,一、高速系列74H/54H （High-Speed TTL）,a. 是輸出級采用達林頓結(jié)構(gòu)（減小輸出電阻Ro）,所有的電阻阻值降低了將近一倍,電路如圖3.5.52所示,標準74系列
24、,3.8TTL電路的改進系列,二、肖特基系列74S/54S（Schottky TTL）,圖3.5.54,a. 在74S系列的門電路中采用抗飽和三極管（或稱為肖特基三極管）。是由普通的雙極型三極管和勢壘二極管（SBDSchottky Barrier Diode)組合而成。,1.電路結(jié)構(gòu)的改進,,,3.8TTL電路的改進系列,b. 用有源泄放電路縮短了電路的傳輸延遲時間；,圖3.5.54,,圖3.5.55,c. 減小電阻值 ，功耗增加；由于T5為淺飽和，故低電平升高。,3.8TTL電路的改進系列,三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL）,3.8 TT
25、L電路的改進系列,1.電路結(jié)構(gòu)的改進：,a. 仍然采用抗飽和三極管和有源泄放電路；,b. 用肖特基二極管SBD代替多發(fā)射極三極管；,c. 增加了D3和D4兩個SBD管子,加快管子的開關(guān)速度。,d. 大幅度提高電路中各個電阻的阻值，另將R5接地改為接到輸出端。,2. 74LS系列的優(yōu)點,傳輸延遲時間短,功耗降低,3.8 TTL電路的改進系列,1. 74AS系列（Advanced Schottky TTL）：,2. 74ALS系列（Advanced Low-Power Schottky TTL）,為了降低延遲功率積（dp積），采用較高阻值電阻，縮小器件的尺寸，在電路也做了局部的改進。其dp積是74
26、系列門電路中最小的一種。,電路和74LS系列相似，但采用低阻值電阻，故傳輸延遲時間較短，工作速度提高。但功耗要74LS系列的大些。,四 、74AS和74ALS系列,注：在不同系列的TTL器件中，只要器件型號的后幾位數(shù)碼相同，則其邏輯功能、外形尺寸、引腳排列就完全相同。,,,3.9 CMOS門電路,CMOS邏輯門電路是在TTL器件之后，出現(xiàn)的應用比較廣泛的數(shù)字邏輯器件，在功耗、抗干擾、帶負載能力上優(yōu)于TTl邏輯門，所以超大規(guī)模器件幾乎都采用CMOS門電路，如存儲器ROM、可編程邏輯器件PLD等,國產(chǎn)的CMOS器件有CC4000(國際CD4000/MC4000)、高速54HC/74HC系列（國際M
27、C54HC/74HC),此外還有兼容型的74HCT和74BCT系列（BiCMOS）,一、MOS管的類型和符號,a. 增強型NMOS,3.9.1 MOS管(絕緣柵）的開關(guān)特性,b. 增強型PMOS,3.9.1 MOS管(絕緣柵）的開關(guān)特性,圖3.3.2 NMOS管共源極接法電路及其輸出特性,(a),(b),3.9.1 MOS管(絕緣柵）的開關(guān)特性,開啟電壓,當vGS 109,VGS VGS (th) 時,管子導通，iD V 2GS，RON<1k,3.9.1 MOS管(絕緣柵）的開關(guān)特性,當vGSVGS(th)，管子截止， iD = 0,VGS
28、3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,一、CMOS反相器的電路結(jié)構(gòu)及工作原理,其中T1為P溝道增強型MOS管，T2為N溝道增強型MOS管.它們構(gòu)成互補對稱電路,1.結(jié)構(gòu)：,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,|VGS（th）P | VGS（th）N VDD|VGS（th)P|+VGS(th)N，,2.工作原理,當vIVIL0為低電平時,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,當vIVIHVDD為高電平時,特點,1. 無論 vI 是高電平還是低電平，T1和T2管總是一個導通一個截止的工作狀態(tài)，稱為互補，這種電路結(jié)構(gòu)CMOS電路；,2. 由于無論輸入為低電平還是高電平
29、， T1和T2總是有一個截止的，其截止電阻很高，故流過T1和T2的靜態(tài)電流很小，故其靜態(tài)功耗很小。,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,AB段：輸入低電平,CD段：輸入高電平,圖3.3.11 CMOS反相器的電壓傳輸特性,二、電壓傳輸特性和電流傳輸特性,1. 電壓傳輸特性,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,BC段：,圖3.3.11 CMOS反相器的電壓傳輸特性,T1、T2同時導通，若T1、T2參數(shù)完全相同，則,2.電流傳輸特性,圖3.3.12 CMOS反相器的電流傳輸特性,AB段：輸入低電平,輸出漏極電流近似為零,電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線。,C
30、D段：輸入高電平,3.3.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,BC段：,圖3.3.12 CMOS反相器的電流傳輸特性,T1、T2同時導通，有電流iD同時通過，且在 vIVDD / 2附近處，漏極電流最大。,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,3.9.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,圖3.3.14 VDD對電壓傳輸特性的影響,結(jié)論：可以通過提高 VDD來提高噪聲容限,三、輸入端噪聲容限,圖3.3.13 CMOS反相器輸入噪聲容限示意圖,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,一、輸入特性,輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關(guān)系。,由于MOS管
31、的柵極和襯底之間存在SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對由MOS管所組成的CMOS電路，必須采取保護措施。,0vI VDD，輸入端保護電路不起作用。當vI VDD+VF時，D1導通，將柵極電位vG鉗位在VDD+VF，而當vI < -VF時， D2導通，將柵極電位vG鉗位在VF,圖3.3.15 CMOS反相器的兩種常用保護電路,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,圖3.3.16 CMOS反相器的輸入特性,D1、D2截止,二、輸出特性,1.低電平輸出特性,在輸入為高電平，即 vIVIHVDD時，此時T1截
32、止， T2導通，電流從負載注入T2，輸出電壓VOL隨電流增加而提高。,圖3.3.17 輸出為低電平時的電路,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,實際上是T2管漏極電流iD和漏源電壓vDS之間的關(guān)系,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,2.高電平輸出特性,圖3.3.18 輸出為高電平時的電路,電流的實際方向與所設(shè)方向相反,在輸入為低電平，即 vIVIL0時，此時T1導通， T2截止，電流從T1管流出到負載，輸出電壓VOHVDDIOHRON1隨電流增加而下降。,3.9.3 CMOS 反相器的靜態(tài)輸入和輸出特性,圖3.3.
33、19 輸出為高電平時的輸出特性,高電平輸出特性也和管子的輸出特性有關(guān)，而且vGS越負，電壓下降的越少,3.9.4 CMOS反相器的動態(tài)特性,一、傳輸延遲時間tPHL和tPLH,CMOS電路tPHL tPLH,二、交流噪聲容限,3.9.4 CMOS反相器的動態(tài)特性,圖3.3.20 交流噪聲容限在不同VDD時交流噪聲容限與噪聲電壓作用時間的關(guān)系,它反映CMOS反相器的動態(tài)抗干擾能力。其中tw 是脈沖寬度。,VNA=f（tw）,三、動態(tài)功耗,3.9.4 CMOS反相器的動態(tài)特性,電容充放電的功耗為,兩個管子同時導通時的功耗PT為,3.9.4 CMOS反相器的動態(tài)特性,總的動態(tài)功耗為,3.9.4 CM
34、OS反相器的動態(tài)特性,CMOS反相器的總功耗靜態(tài)功耗和動態(tài)功耗之和，即,3.9.5 其他類型的CMOS邏輯門,1.CMOS與非門,T1、 T3為兩個串聯(lián)的PMOS， T2、 T4為兩個并聯(lián)的NMOS,圖3.3.21 CMOS與非門,一、其他邏輯功能的CMOS門電路,T1、 T3為兩個并聯(lián)的PMOS， T2、 T4為兩個串聯(lián)的NMOS,2. 或非門：,3.9.5其他類型的CMOS邏輯門,圖3.3.22 CMOS或非門,3.帶緩沖級的CMOS門電路,3.9.5其他類型的CMOS邏輯門,上面電路存在的問題：,輸出電阻RO受輸入狀態(tài)的影響；,輸出的高低電平受輸入端數(shù)目的影響,3.9.5其他類型的CMO
35、S邏輯門,輸入端數(shù)目愈多，低電平VOL越高；輸出高電平VOH也提高, 輸入狀態(tài)不同對電壓傳輸特性有影響，使T2、T4達到開啟電壓時，輸入電壓vI不同,改進電路均采用帶緩沖級的結(jié)構(gòu)，如圖3.3.23為帶緩沖級的CMOS與非門電路,3.9.5 其他類型的CMOS邏輯門,圖3.3.23 帶緩沖級的與非門,二、漏極開路輸出的門電路（OD門）,3.9.5 其他類型的CMOS邏輯門,1.結(jié)構(gòu)和符號,3.9.5 其他類型的CMOS邏輯門,圖3.3.2 OD門的邏輯符號,2.工作原理,在使用OD門時，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上。,3.9.5 其他類型的CMOS邏輯門,電平轉(zhuǎn)換,圖3.3.
36、27 線與邏輯電路的接法,3.9.5 其他類型的CMOS邏輯門,4.上拉電阻RL的計算,3.9.5 其他類型的CMOS邏輯門, OD門輸出為高電平, OD門輸出為低電平,3.9.5 其他類型的CMOS邏輯門,OD門輸出低電平最大值,三、 CMOS傳輸門,3.9.5 其他類型的CMOS邏輯門,T1為NMOS管， T2為PMOS管，C和C為互補控制信號,1.電路結(jié)構(gòu)及邏輯符號,2.工作原理,3.9.5 其他類型的CMOS邏輯門,圖3.3.34 傳輸門的工作電路,（1）C0， C1,只要vI在0 VDD之間變化， T1和T2同時截止，輸入和輸出為高阻態(tài)，傳輸門截止，輸出vo0,3.9.5 其他類型的
37、CMOS邏輯門,（2）C1， C0,vI 在0 VDD時，輸出為vovI,0< vI < VDD-VGS(th)N,|VGS(th)P| < vI < VDD,其工作原理為：當C1,開關(guān)閉合，vo vI ；當C0 ,開關(guān)斷開，輸出高阻態(tài)。,圖3.3.36 CMOS雙向模擬開關(guān)的電路及符號,3.9.5 其他類型的CMOS邏輯門,四、三態(tài)輸出的CMOS門電路,3.9.5 其他類型的CMOS邏輯門,圖3.3.38 CMOS三態(tài)門的電路及符號,3.9.5 其他類型的CMOS邏輯門,例1 CMOS門電路如圖3.3.41所示，試分析電路的邏輯功能,解：當C0時， C 1，傳輸門為高阻態(tài)，故輸出YZ,故這
38、是由CMOS或非門和CMOS傳輸門構(gòu)成的三態(tài)或非門,傳輸門,當C1時，C 0，傳輸門為開啟，輸出Y（AB）,解：（a） YA,例2 由CMOS傳輸門構(gòu)成的電路如圖（a）、（b）、（c）所示，試寫出各電路的輸出函數(shù)的表達式。,(b)輸出、輸入真值表為,輸出邏輯式為,其輸出邏輯式為,注：為了避免傳輸門關(guān)閉時出現(xiàn)高阻態(tài)，可以在輸出端通過大電阻接地；也可以輸出端通過電阻接電源。這樣輸出端均會有確定的值。,(C)其輸出輸入真值表為,例3 電路如圖3.3.43所示。試分析其邏輯功能,解：當EN1時，傳輸門截止，輸出為YZ（高阻態(tài)）當EN0時，傳輸門開啟，CMOS反相器的輸出通過傳輸門到達輸出，使得YA，故
39、為三態(tài)輸出的反相器。,3.10 TTL電路與CMOS電路的接口*,無論何種門作為驅(qū)動門，都必須為負載門提供合乎標準的高、低電平和足夠的驅(qū)動電流。,其中n和m分別為負載電流中IIH、和IIL的個數(shù)。,集成邏輯門使用中的幾個問題,1.多余輸入端的處理,a. 將多余端和使用的輸入端并聯(lián)使用,注：這種方法對ECL門使帶負載能力下降，對于CMOS門可降低工作速度，增加功耗。,b. 將多余端懸空或剪掉,注：對于TTL門電路，由于輸入阻抗小，影響不大；對于CMOS門、ECL門，會使電路不能穩(wěn)定工作,c. 依照邏輯門的功能將多余端接固定的電平，如對于與門和與非門，多余端可接高電平；而或門和或非門可接低電平，,3.10 TTL電路與CMOS電路的接口*,2.邏輯電平的匹配,方法是接上拉電阻或利用OC門來進行電平轉(zhuǎn)換，現(xiàn)在有現(xiàn)成的各類電平轉(zhuǎn)換電路供用戶選擇。,3.負載能力的匹配,在滿足電平匹配的情況下，TTL門電路的驅(qū)動電流大，可以直接驅(qū)動CMOS門。而CMOS門的驅(qū)動電流很小，不能直接驅(qū)動TTL門。,采用的方法是使用專門的接口電路。注意：同一類型不同系列的邏輯門也要注意器件使用配合的問題,3.10 TTL電路與CMOS電路的接口*,
數(shù)字電子技術(shù)基礎(chǔ)第三章.ppt
