《數(shù)字電子技術(shù)基礎(chǔ)》-集成邏輯門電路.ppt

《《數(shù)字電子技術(shù)基礎(chǔ)》-集成邏輯門電路.ppt》由會員分享，可在線閱讀，更多相關(guān)《《數(shù)字電子技術(shù)基礎(chǔ)》-集成邏輯門電路.ppt（71頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、第2章 集成邏輯門電路,2.2 TTL集成邏輯門電路,2.3 CMOS集成邏輯門電路,2.4 集成門電路的應(yīng)用注意事項(xiàng),2.1 分立元件門電路,學(xué)習(xí)要點(diǎn),分立元件門電路的構(gòu)成 TTL集成邏輯門電路功能及特點(diǎn) CMOS集成邏輯門電路功能及特點(diǎn) 邏輯電路使用過程中的注意問題,邏輯門電路,--由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系的電子線路，簡稱門電路 。,是實(shí)現(xiàn)邏輯功能的基本單元。,數(shù)字集成電路,一種是由三極管組成的雙極型集成電路，例如晶體管-晶體管邏輯電路（簡稱TTL電路）和射極耦合邏輯電路（簡稱ECL電路）。,一種是由MOS管組成的單極型集成電路，例如N-MOS邏輯電路和互補(bǔ)MOS（簡稱CO

2、MS）邏輯電路。,2.1 分立元件門電路,2.1.1 晶體管開關(guān)特性,2.1.2 基本晶體管門電路,理想開關(guān),開關(guān)閉合時(shí)，開關(guān)兩端電壓為0；,開關(guān)斷開時(shí)，其流過的電流為0，其兩端間呈現(xiàn)的電阻為無窮大；,且開關(guān)的轉(zhuǎn)換在瞬間完成。,半導(dǎo)體二極管、三極管和MOS管，是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。,可用邏輯變量的“1”“0”來表示。,導(dǎo)通時(shí)，相當(dāng)于開關(guān)閉合；,截止時(shí)，相當(dāng)于開關(guān)斷開。,2.1.1 晶體管開關(guān)特性,二極管的開關(guān)特性,（1）靜態(tài)特性。,,二極管當(dāng)作開關(guān)來使用正是利用了二極管的單向?qū)щ娦浴?,當(dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開關(guān)閉合，一般硅管的正向?qū)?/p>

3、通壓降UD約為0.6~0.7V，鍺管約為0.2~0.3V。,當(dāng)二極管兩端加上反向電壓時(shí)，在開始很大范圍內(nèi)，二極管相當(dāng)于非常大的電阻，反向電流極小，二極管處于截止?fàn)顟B(tài)，此時(shí)相當(dāng)于開關(guān)斷開。,開關(guān)等效電路,伏安特性曲線,普通二極管反向擊穿后，將失去單向?qū)щ娦浴?注意：,（2）動態(tài)特性。,通常情況下，二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間，不能象理想開關(guān)那樣瞬間完成。而且從導(dǎo)通變?yōu)榻刂顾璧臅r(shí)間更長一些。 一般把二極管從導(dǎo)通到截止所需的時(shí)間稱為反向恢復(fù)時(shí)間tre。若輸入信號頻率過高，負(fù)半周寬度小于tre時(shí)，二極管會雙向?qū)?，失去單向?qū)щ娮饔谩?因此高頻應(yīng)用時(shí)需要考慮此參數(shù)的影響。,2.

4、三極管的開關(guān)特性,（1）靜態(tài)特性。,,其中 為三極管的導(dǎo)通電壓，如硅管,此時(shí)， 、 均近似為0，三極管的集電極和發(fā)射極之間相當(dāng)于開關(guān)斷開 。,在開關(guān)狀態(tài)下，三極管主要工作在飽和區(qū)（開關(guān)閉合）和截止區(qū)（開關(guān)斷開），放大區(qū)只是極短暫的過渡狀態(tài)。,A、截止區(qū),,,,B、飽和區(qū),,,,其中， 為臨界飽和電流。,,三極管的發(fā)射結(jié)正偏，集電結(jié)正偏，集電極和發(fā)射極間電壓為反向飽和電壓UCES（0.2～0.3V左右）。 飽和越深，UCE越小。三極管的集電極和發(fā)射極間相當(dāng)于短路狀態(tài)。,三極管相當(dāng)于一個(gè)由基極電流控制的開關(guān)。,,開關(guān)等效電路,三極管的工作狀態(tài)處于哪個(gè)區(qū)域，對應(yīng)的輸出電壓 為多少？,例1,若

5、三極管導(dǎo)通電壓為0.5V，飽和時(shí)UBE=0.7V， UCES=0.3V。求當(dāng)輸入 分別為0.3V和10V時(shí)，,,解：分析三極管電路，關(guān)鍵是要抓住三極管三種工作狀態(tài)的條件和特點(diǎn)。,①當(dāng) 時(shí)：,,假設(shè)三極管已截止，,,等效電路,,因?yàn)閁BE?0.5V，三極管截止的假設(shè)成立，根據(jù)截止時(shí)三極管，,,可求出,②當(dāng) 時(shí)：,假設(shè)三極管已飽和，則UBE=0.7V,等效電路,,,又知：,,,三極管飽和的假設(shè)成立，可求出,。,（2）動態(tài)特性。,,延遲時(shí)間td ,上升時(shí)間tr 存儲時(shí)間ts ,下降時(shí)間tf,從截止到飽和所需的時(shí)間。,從飽和到截止所需的時(shí)間。,開通時(shí)間 ton=td+tr,關(guān)閉時(shí)間 toff

6、=ts+tf,開關(guān)時(shí)間越短，開關(guān)速度越高，在高頻應(yīng)用時(shí)需要特別注意考慮這個(gè)問題。,2.1.2 基本晶體管門電路,電位,--指絕對電壓的大小。,電平,--指一定的電壓范圍。,門電路的輸入和輸出信號都是用電平（或電位）的高低來表示的。,高電平和低電平又可用邏輯“1”和邏輯“0”表示，這樣可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。,與門,,邏輯狀態(tài)表,,與門電路波形圖,2.或門,,電路圖和符號,或門邏輯狀態(tài)表,電路波形圖,,3.非門,,邏輯狀態(tài)表,電路波形圖,,數(shù)字電路邏輯符號中，若在輸入端加小圓圈，表示輸入低電平信號有效。若在輸出端加小圓圈，表示輸出信號取反。,與非門電路,,邏輯狀態(tài)表,與非門電

7、路波形圖。,,這種分立元件的門電路雖然電路結(jié)構(gòu)簡單，但由于二極管正向壓降的影響會產(chǎn)生電平偏離，并且速度較低、帶負(fù)載能力差，現(xiàn)在一般都被集成邏輯門電路所取代。,2.2 TTL集成邏輯門電路,2.2.1 TTL與非門電路,2.2.2 TTL集電極開路門和三態(tài)門電路,2.2.3 TTL集成電路的系列產(chǎn)品,2.2.1 TTL與非門電路,輸入級和輸出級均采用晶體三極管，稱為晶體三極管-晶體三極管邏輯電路，簡稱TTL電路。,電路結(jié)構(gòu),,（1）輸入級。,對輸入變量實(shí)現(xiàn)“與”運(yùn)算，輸入級相當(dāng)于一個(gè)與門。,,（2）中間級。,實(shí)現(xiàn)放大和倒相功能。向后級提供兩個(gè)相位相反的信號，分別驅(qū)動T3、T4管。,（3）輸出級。

8、,減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。T3和T4管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。,2.工作原理,當(dāng)輸入全為高電平，UA=UB=3.6V，,T1的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。 T2和T4飽和導(dǎo)通。 T3和D3都截止，輸出低電平。,,當(dāng)輸入中至少有一個(gè)為低電平時(shí)，T1的兩個(gè)發(fā)射結(jié)必然有一個(gè)導(dǎo)通，T2和T4均截止，而此時(shí)T3和D3導(dǎo)通，輸出高電平 。,,即輸入輸出之間實(shí)現(xiàn)了“與非”的邏輯關(guān)系。,電壓傳輸特性是指輸出電壓 隨輸入電壓 變化的關(guān)系曲線，即,3.TTL與非門傳輸特性,,,AB,--截止區(qū),--線性區(qū),--轉(zhuǎn)折區(qū),--飽和區(qū),BC,CD,DE,4.主要參數(shù),（1）

9、輸入和輸出的高、低電平。,輸入低電平的上限值UIL（max）,輸入高電平的下限值UIH（min）,輸出低電平的上限值UOL（max）,輸出高電平的下限值UOH（min）,（2）開門電平UON和關(guān)門電平UOFF。,保證輸出電壓為額定低電平時(shí)，所允許的最小輸入高電平，即只有當(dāng) 時(shí)，輸出才是低電平。,,保證輸出電壓為額定高電平時(shí)，所允許的最大輸入低電平，即只有當(dāng) 時(shí)，輸出才是低電平。,,（3）閾值電壓UTH。,電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)所對應(yīng)的輸入電壓值--使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱門檻電壓。,TTL與非門的閾值電壓UTH=1.4V左右。,（4）噪聲容限。,保證電路正常輸

10、出的前提下，輸入電平允許波動的最大范圍。,輸入高電平噪聲容限UNH：,輸入高電平時(shí)，保證TTL電路仍可正常輸出的最大允許負(fù)向干擾電壓。,,UNH＝UOH（min）—UIH（min ）,顯然，,輸入低電平噪聲容限UNL：,輸入低電平時(shí)，保證TTL電路仍可正常輸出的最大允許正向干擾電壓。,UNL＝UIL（max）—UOL（max）,噪聲容限越大，集成門電路的抗干擾能力越強(qiáng)。,輸入噪聲容限示意圖,（5）傳輸延遲時(shí)間tpd 。,電路在動態(tài)脈沖信號作用下，輸出脈沖相對于輸入脈沖延遲了多長時(shí)間。,,tPHL --輸出電壓由高變低，輸出脈沖的延遲時(shí)間；,tPLH --輸出電壓由低變高，輸出脈沖的延遲時(shí)間

11、。,這兩個(gè)延遲時(shí)間的平均值稱為平均傳輸延遲時(shí)間tpd。,TTL門電路的平均傳輸延遲時(shí)間tpd一般在20nS左右。,（6）扇入扇出數(shù)。,扇入數(shù)： --門電路輸入端的個(gè)數(shù)，用NI表示。 對于一個(gè)2輸入的“或非”門，其扇入數(shù)NI＝2。,扇出數(shù)： --門電路在正常工作時(shí)，所能帶同類門電路的最大數(shù)目，它表示帶負(fù)載能力。,拉電流負(fù)載：,,,（存在高電平下限值）。,灌電流負(fù)載：,（低電平存在上限值）,通常邏輯器件扇出數(shù)須通過計(jì)算或?qū)嶒?yàn)的方法求得。 若NOL≠NOH，一般取兩者中的最小值。 為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。,5.常用TTL與非門集成芯片,74LS

12、00——4-2輸入與非門 74LS04——6反相器 74U20——2-4輸入與非門 74LS08——4-2輸入與門 74LS02——4-2輸人或非門 74LS86——異或門,,74LS00引腳圖和邏輯符號,例 如圖所示電路，已知74LS00門電路參數(shù)為：,,IOH/IOL=1.0mA/-20mA, IIH/IIL=50μA/-1.43mA 求門GP的扇出數(shù)是多少？,解：,門GP輸出低電平時(shí)，設(shè)可帶門數(shù)為NL：,,,,門GP輸出高電平時(shí)，設(shè)可帶門數(shù)為NH：,,,取最小值， 扇出系數(shù)=14。,2.2.2 TTL集電極開路門和三態(tài)門電路,TTL集電極開路門電路（OC門）,“線與” --將兩個(gè)以上

13、門電路的輸出端直接并聯(lián)以實(shí)現(xiàn)“與”邏輯的功能。,,如圖，低阻通路產(chǎn)生很大電流，可能燒壞器件，且無法確定輸出是高電平還是低電平。,OC門的輸出級三極管T4集電極懸空，即輸出管T4集電極開路，故稱為集電極開路門。,使用時(shí)需要外接負(fù)載電阻RL（或稱上拉電阻）及電源。,邏輯符號,,OC門主要應(yīng)用于實(shí)現(xiàn)線與、電平轉(zhuǎn)換以及用做驅(qū)動顯示。,將若干個(gè)OC門輸出端連接在一起再接一個(gè)上拉電阻和電源，即可構(gòu)成各輸出變量間的“與”邏輯--“線與”。,,,OC門實(shí)現(xiàn)電平轉(zhuǎn)換,OC門驅(qū)動發(fā)光二極管,2.三態(tài)門輸出,,當(dāng)使能輸入端EN＝1時(shí)，門電路相當(dāng)于二輸入的與非門；,當(dāng)使能輸入端EN為低電平時(shí)，,從輸出端看進(jìn)去，對地和

14、電源都相當(dāng)于開路，呈現(xiàn)高阻抗（Z狀態(tài)）。,高阻態(tài)并無邏輯值，僅表示電路與其他電路無關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。,,低電平有效三態(tài)與非門,由于該電路有高電平、低電平和高阻態(tài)三種狀態(tài)，所以稱之為三態(tài)門。,高電平有效的三態(tài) 與非門電路真值表,門電路的三態(tài)輸出主要應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)或控制信號總線傳輸，這樣可以減少輸出連線。 為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號（EN）中只允許有一個(gè)為有效電平（如高電平）。,,只要保證任何時(shí)刻只有一個(gè)三態(tài)門的使能端有效，即可實(shí)現(xiàn)多路數(shù)據(jù)通過一條總線進(jìn)行傳送的功能。,另外，利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。,,2.2.3 TTL集成電路的系列

15、產(chǎn)品,74系列：中速系列，TTL集成電路早期產(chǎn)品，平均傳輸延遲時(shí)間約為10ns，但平均功耗每門約10mW，現(xiàn)已基本淘汰。,74L系列：為低功耗TTL系列，又稱LTTL系列。,74H系列：高速系列，采用抗飽和三極管，在工作速度方面得到改善， 平均傳輸延遲時(shí)間約為普通型的二分之一，約為6ns，但是平均功耗增加了，每門約為22mW。,74S（又稱STTL）系列：為肖特基系列。工作速度和功耗均得到了明顯改善。,速度和功耗上較前系列進(jìn)一步提高。,其速度和功耗介于74AS和74ALS系列之間，廣泛應(yīng)用于速度要求較高的TTL邏輯電路 。,74F系列：,74AS和74ALS系列：,2.3 CMOS集成邏輯門電

16、路,2.3.1 MOS開關(guān)及其等效電路,2.3.2 常用CMOS邏輯門電路,2.3.3 CMOS邏輯門系列,--由金屬氧化物絕緣柵型場效應(yīng)（MOS）管構(gòu)成的單極型集成電路。,主要有三種類型： NMOS門電路、PMOS門電路和CMOS門電路。,CMOS電路較之TTL電路具有以下優(yōu)點(diǎn)： 功耗低、靜態(tài)電流小（約為納安數(shù)量級）、抗干擾能力強(qiáng)、電源電壓范圍寬、輸入阻抗高、負(fù)載能力強(qiáng)等，應(yīng)用廣泛。,MOS電路,2.3.1 MOS開關(guān)及其等效電路,MOS管開關(guān)等效電路,,輸出特性曲線,電路,MOS管截止， ,,此時(shí)的MOS管相當(dāng)于受控制的可變電阻，且 越大，輸出特性曲線越陡峭，RON （導(dǎo)通電阻）越

17、小。,當(dāng)輸入電壓 較小時(shí)，有 ，,當(dāng) 增加，使 ， MOS管工作在可變電阻區(qū)。,,，,,,即MOS管分別工作在截止區(qū)和可變電阻區(qū)時(shí)，相當(dāng)于受 控制的一個(gè)無觸點(diǎn)開關(guān) 。,,2.MOS管開關(guān)特性,,由于MOS管本身存在電容效應(yīng)及導(dǎo)通電阻，在輸入端加入一個(gè)理想脈沖信號時(shí)，導(dǎo)通閉合兩種狀態(tài)之間轉(zhuǎn)換會受到電容充放電的影響，使輸出波形邊沿變得緩慢，輸出電壓的變化也會滯后于輸入電壓的變化。,為減小開關(guān)時(shí)間，可以用P溝道MOS管來代替電阻RD，就構(gòu)成所謂的CMOS開關(guān)。,2.3.2 常用CMOS邏輯門電路,CMOS反相器,（1）工作原理。,,TN管為工作管，N溝道MOS增強(qiáng)型場效應(yīng)管，開

18、啟電壓UTN 。,TP管為負(fù)載管（作漏極負(fù)載Rd），P溝道MOS增強(qiáng)型場效應(yīng)管，開啟電壓UTP。,柵極g接在一起，作為輸入端 ； 漏極d接在一起，作為輸出端 。,,電源UDD須大于兩只MOS管的開啟電壓的絕對值之和 即UDD > UTN +∣UTP∣,當(dāng)輸入電壓 為低電平“0”時(shí)，工作管TN因其UGS小于開啟電壓UTN而截止，負(fù)載管TP因其UGS小于開啟電壓UTP而導(dǎo)通。,工作管TN截止，漏極電流近似為零，輸出電壓 為高電平“1”。,當(dāng)輸入電壓 為高電平“1”時(shí)，工作管TN因其UGS大于開啟電壓UTN而導(dǎo)通，負(fù)載管TP因其UGS大于開啟電壓UTP而截止，輸出電壓 為低電平“0”。

19、,即電路實(shí)現(xiàn)反相器功能，工作管TN和負(fù)載管TP總是工作在互補(bǔ)的開關(guān)工作狀態(tài)，即TN 和TP的工作狀態(tài)互補(bǔ)，所以CMOS電路稱為互補(bǔ)型MOS電路。,（2）CMOS反相器電壓傳輸特性和電流傳輸特性。,,2.漏極開路門（OD門）,,3.三態(tài)（TSL）輸出門電路,,4.CMOS傳輸門,,又稱模擬開關(guān)，既可以傳輸數(shù)字信號，也可以傳輸模擬信號。,RON小于1kΩ，典型值為80Ω，漏極和源極之間相當(dāng)于短路，輸出等于輸入。 即C=1時(shí)，傳輸門打開,C=0時(shí)，傳輸門關(guān)閉，輸入和輸出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號傳輸。,C=1時(shí)， 在整個(gè)輸入電壓范圍-5V~+5V內(nèi)，至少有一個(gè)場效應(yīng)管導(dǎo)通。場效應(yīng)管導(dǎo)通，漏源

20、間的溝道導(dǎo)通電阻,2.3.3 CMOS邏輯門系列,4000系列：早期基本的CMOS集成邏輯門系列，后來發(fā)展為4000B，應(yīng)用十分廣泛。其工作電壓寬（3~18V）、功耗低、抗干擾能力強(qiáng)，但工作速度較慢，平均傳輸延遲時(shí)間為幾十納秒，最高工作頻率小于5MHz，且與TTL不兼容。,74HC和74HCT系列：74HC系列的其工作電壓為2~6V。與4000B系列相比，其工作速度快，且?guī)ж?fù)載能力強(qiáng)。74HCT系列工作電壓為4.5V~5.5V，并可與TTL兼容。,74LVC和74AUC系列：這種系列是近年來隨著便攜設(shè)備的發(fā)展，要求使用體積小，功耗低、電池耗電小的半導(dǎo)體器件，因此先后推出了低電壓CMOS器件74

21、LVC系列，及超低壓CMOS器件74AUC系列，并且半導(dǎo)體制造工藝可以使它們的成本更低、速度更快，同時(shí)大多數(shù)低電壓器件的輸入輸出電平可以與5V的CMOS或TTL電平兼容。,74VHC和74VHCT系列：保持74HC和74HCT系列的功耗低等優(yōu)點(diǎn)，并且在工作速度達(dá)到74HC和74HCT系列的兩倍。,2.4 集成門電路的應(yīng)用注意事項(xiàng),2.4.1 TTL門電路使用注意事項(xiàng),2.4.2 CMOS門電路的使用注意事項(xiàng),2.4.3 門電路之間的接口問題,2.4.4 需要注意的其他事項(xiàng),2.4.1 TTL門電路使用注意事項(xiàng),電源電壓范圍,TTL集成電路的電源電壓允許變化范圍較窄，54系列電源一般為5V?0.

22、5V；74系列電源為5V ?0.25V。因此必須使用+5V穩(wěn)壓電源。,2.對多余輸入端的處理,對于TTL電路，多余的輸入端是允許懸空。懸空時(shí)，該端的邏輯輸入狀態(tài)一般都作為“1” 高電平對待。但最好不要懸空，這樣易受干擾。,對多余輸入端的處理以不改變邏輯關(guān)系及穩(wěn)定可靠性為前提，要根據(jù)實(shí)際需要作適當(dāng)處理。,一種方法是將多余輸入端并聯(lián)使用。但速度會降低，工作速度要求不高時(shí)可以采用這種方法。,另一種方法可根據(jù)邏輯關(guān)系的要求接地或接高電平。,與門（與非門）的多余輸入端可以通過1～3KΩ電 阻或直接接到電源正端， 或門（或非門）的多余輸入端可以接地。,3.輸出端的處理,普通TTL門電路輸出端不允許直接并聯(lián)

23、或接電源、接地使用，否則將會使電路的邏輯功能混亂并損壞器件。 TSL門電路輸出端可以并聯(lián)使用；OC門輸出端也可以并聯(lián)使用，但公共端與電源間要接有負(fù)載RL。,CMOS電路要求輸入信號的幅度滿足 USS≤ ≤UDD,2.4.2 CMOS門電路的使用注意事項(xiàng),電源電壓范圍,4000系列電源3~15V，最大不超過18V；HC系列電源2~6V，HCT系列4.5~5.5V，最大不超過7V。,此外，CMOS電路接電源時(shí)極性不能接反；在實(shí)驗(yàn)或調(diào)試時(shí)，開始先接電源后再通信號源，結(jié)束時(shí)先關(guān)信號源后斷電源。,2.對多余輸入端的處理,對于CMOS電路，多余的輸入端絕對不能懸空。,對多余輸入

24、端的處理可采用輸入端并聯(lián)的方法，此法適應(yīng)于工作速度要求不高，功耗不太大時(shí)。另一種方法也是根據(jù)邏輯關(guān)系的要求接地或接高電平。,3.輸出端的處理,普通CMOS門電路輸出端不允許直接并聯(lián)或接電源、接地使用。 只有TSL門和OD門的輸出端可以并聯(lián)使用，同樣的，公共端與電源間要接有負(fù)載RL。,2.4.3 門電路之間的接口問題,（1）邏輯電平匹配問題,指驅(qū)動器件的輸出電壓要符合負(fù)載器件所要求的高電平或低電平輸入電壓的范圍。,（2）電流匹配問題,驅(qū)動門要為負(fù)載門提供足夠大的驅(qū)動電流。,（3）噪聲容限、輸入輸出電容、開關(guān)速度等 參數(shù)需要是否滿足某些設(shè)計(jì)要求的問題。,CMOS門驅(qū)動TTL門電路連接方法,CM

25、OS門電路作為驅(qū)動門，UOH≈5V，UOL≈0V；TTL門電路作為負(fù)載門，UIH≥2.0V，UIL≤0.8V。 電平匹配符合要求。,如CMOS門電路4000系列最大允許灌電流為0.4mA，TTL門電路為1.4 mA，CMOS4000系列驅(qū)動電流不足。電流不匹配。,一是選用CMOS緩沖器，如CC4009的驅(qū)動電流可達(dá)4 mA。 二是選用高速CMOS系列產(chǎn)品，如CMOS的54HC/74HC系列產(chǎn)品可以直接驅(qū)動TTL電路。,電平：,電流：,解決方法,但要注意根據(jù)電流大小計(jì)算扇出數(shù)，負(fù)載門個(gè)數(shù)不能超過扇出數(shù)。,2.TTL門驅(qū)動CMOS門的電路連接方法,,,,接上拉電阻作為接口電路,采用電平移動電路作為

26、接口電路,2.4.4 需要注意的其他事項(xiàng),注意信號干擾問題,2.注意設(shè)計(jì)和安裝工藝，增強(qiáng)抗干擾措施,3.在CMOS邏輯系統(tǒng)設(shè)計(jì)中，應(yīng)盡量減少電容負(fù)載。電容負(fù)載會降低CMOS集成電路的工作速度和增加功耗。,此外由于CMOS電路輸入阻抗高，易受靜電感應(yīng)發(fā)生擊穿，除電路內(nèi)部設(shè)置保護(hù)電路外，在使用和存放時(shí)應(yīng)注意靜電屏蔽。,本章小結(jié),1． 門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本單元。,半導(dǎo)體二極管加正向電壓時(shí)，相當(dāng)于開關(guān)閉合；加反向電壓時(shí)，相當(dāng)于開關(guān)斷開。（單向?qū)щ娦裕?2． 在門電路中作為開關(guān)器件的有二極管、三極管 和MOS管。,半導(dǎo)體三極管,,--截止，相當(dāng)于開關(guān)斷開；,,--飽和，相當(dāng)于開關(guān)閉合。,

27、即相當(dāng)于一個(gè)由基極電流控制的開關(guān)。,MOS管是一種電壓控制器件。在數(shù)字電路中MOS管工作于可變電阻區(qū)和截止區(qū)，導(dǎo)通時(shí)相當(dāng)于開關(guān)閉合，截止時(shí)相當(dāng)開關(guān)斷開。,3． 分立元件門電路是最簡單的門電路，可由半導(dǎo)體二極管、三極管構(gòu)成基本邏輯電路，是集成邏輯門電路的基礎(chǔ)，但體積大、工作可靠性較差。,4． TTL集成邏輯門電路提高了開關(guān)速度，也使電路有較強(qiáng)的驅(qū)動負(fù)載的能力和抗干擾的優(yōu)點(diǎn)。 在TTL系列中，除了有實(shí)現(xiàn)各種基本邏輯功能的門電路以外，還有集電極開路門和三態(tài)門，它們能夠?qū)崿F(xiàn)線與，還可用來驅(qū)動需要一定功率的負(fù)載。,5． CMOS電路由PMOS管和NMOS管組成互補(bǔ)MOS電路，具有功耗低、集成度高、扇出系數(shù)大、開關(guān)速度高、噪聲容限大、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。,6． 在邏輯電路使用過程中，有可能遇到不同類型門電路間的接口問題、門電路與負(fù)載之間的接口問題及抗干擾問題等，為了更好地使用數(shù)字集成芯片，應(yīng)熟悉TTL和CMOS各個(gè)系列產(chǎn)品的外部電氣特性及主要參數(shù)，能正確處理多余輸入端，正確分析與解決這些問題。,7．常用門電路，性能比較,8． 常用系列門電路的主要參數(shù)表,,,系,數(shù),參,列,