《數(shù)字邏輯基礎(chǔ)》PPT課件.ppt

《《數(shù)字邏輯基礎(chǔ)》PPT課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯基礎(chǔ)》PPT課件.ppt（95頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

重慶郵電大學(xué)鄒虹,3,數(shù)字集成電路的分類：按集成度分：SSI；MSI；LSI；VLSI；ULSI按應(yīng)用分：通用型集成電路；專用性集成電路；可編程邏輯器件按有源器件及工藝類型分：雙極型晶體管集成電路；單極型MOS集成電路；雙極與MOS混合集成電路（BiMOS集成電路）,重慶郵電大學(xué)鄒虹,4,數(shù)制十進(jìn)制：逢十進(jìn)一，借一當(dāng)十；有0、1、2、3、4、5、6、7、8、9十個(gè)基本數(shù)碼。二進(jìn)制：逢二進(jìn)一，借一當(dāng)二；有0、1兩個(gè)基本數(shù)碼。十六進(jìn)制：逢十六進(jìn)一，借一當(dāng)十六；有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六個(gè)基本數(shù)碼。,1.2數(shù)制和編碼,重慶郵電大學(xué)鄒虹,5,基和權(quán)的概念基：數(shù)制的符號(hào)個(gè)數(shù)（或稱模）權(quán)（位權(quán)值）：某個(gè)數(shù)位的位值。第n位十進(jìn)制整數(shù)的位權(quán)值是：10n－1第n位十六進(jìn)制整數(shù)的位權(quán)值是：16n－1第n位二進(jìn)制整數(shù)的位權(quán)值是：2n－1第m位二進(jìn)制小數(shù)的位權(quán)值是：2－m,重慶郵電大學(xué)鄒虹,6,二進(jìn)制的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：1.數(shù)字系統(tǒng)常采用具有兩個(gè)穩(wěn)定開關(guān)狀態(tài)的開關(guān)元件的狀態(tài)來表示“0”和“1”這兩個(gè)計(jì)數(shù)符號(hào)；在電路技術(shù)和工程實(shí)現(xiàn)上都非常容易獲得這些元件，而且它們可靠性很高，抗干擾能力很強(qiáng)。2.二進(jìn)制運(yùn)算非常簡單。3.存儲(chǔ)二進(jìn)制信息所需要的設(shè)備量接近最低。4.數(shù)學(xué)基礎(chǔ)：布爾代數(shù)。缺點(diǎn)：書寫長，難于辨認(rèn)，難于記憶，人機(jī)對(duì)話時(shí)需要轉(zhuǎn)換。,重慶郵電大學(xué)鄒虹,8,在本課程中只討論二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制之間的轉(zhuǎn)換。二進(jìn)制——BIN（Binary）八進(jìn)制——OCT（Octal)十進(jìn)制——DEC（Decimal）十六進(jìn)制——HEX（Hexadecimal）,數(shù)制轉(zhuǎn)換,重慶郵電大學(xué)鄒虹,10,十進(jìn)制數(shù)轉(zhuǎn)換成R進(jìn)制數(shù),十進(jìn)制數(shù),,純整數(shù)部分：連除取余法（短除法）,純小數(shù)部分：連乘取整法,先拆分再合成,重慶郵電大學(xué)鄒虹,11,純整數(shù)部分：連除取余法（短除法）以十進(jìn)制整數(shù)為被除數(shù)，以2為除數(shù)做除法，得商和余數(shù)，余數(shù)（0或1）即為得二進(jìn)制整數(shù)的最低位（LeastSignificantBit,LSB）；將商再作為被除數(shù)，做相同的除法，又得商和余數(shù)，該余數(shù)（0或1）即為二進(jìn)制整數(shù)的次低位；繼續(xù)做相同的除法，直到商0為止，得到余數(shù)1，即為二進(jìn)制整數(shù)的最高位（MostSignificantBit,MSB）；,以轉(zhuǎn)換成二進(jìn)制數(shù)為例,重慶郵電大學(xué)鄒虹,13,純小數(shù)部分：連乘取整法以十進(jìn)制小數(shù)為一個(gè)乘數(shù)，以2為另一個(gè)乘數(shù)做乘法，得積；所得積之整數(shù)部分（0或1）即為二進(jìn)制小數(shù)的最高位（MSB）；將所得積之純小數(shù)部分再作為一個(gè)乘數(shù)，做相同的乘法，又得積；所得積之整數(shù)部分（0或1）即為二進(jìn)制小數(shù)的次高位；繼續(xù)做相同的乘法，直到積的小數(shù)部分等于0時(shí)為止，此時(shí)得到的積的整數(shù)部分1，即為二進(jìn)制小數(shù)的最低位（LSB）；,以轉(zhuǎn)換成二進(jìn)制數(shù)為例,重慶郵電大學(xué)鄒虹,15,小數(shù)轉(zhuǎn)換精度的確定若要求轉(zhuǎn)換精確到10－k，那么轉(zhuǎn)換后的二進(jìn)制小數(shù)需多少位才能滿足要求？若設(shè)需m位，則m可由不等式2－m≤10－k確定m≥k／lg2即m≥3.32k精確度:二進(jìn)制取10位；八進(jìn)制取4位；十六進(jìn)制取3位。,重慶郵電大學(xué)鄒虹,16,例3.（90.6875）10＝（1011010.1011）2例4.（53.39）10＝（65.3075）8＝（110101.0110001111）2要求精度達(dá)到0.1％。,重慶郵電大學(xué)鄒虹,17,二進(jìn)制數(shù)轉(zhuǎn)換成八、十六進(jìn)制數(shù)二進(jìn)制轉(zhuǎn)換成八進(jìn)制的方法：以小數(shù)點(diǎn)為原點(diǎn)，分別向左右以每3位分組，將每組寫成相應(yīng)二進(jìn)制數(shù)即可；最高位和最低位不足3位時(shí)，應(yīng)添0補(bǔ)足3位；二進(jìn)制轉(zhuǎn)換成十六進(jìn)制的方法：以小數(shù)點(diǎn)為原點(diǎn)，分別向左右以每4位分組，將每組寫成相應(yīng)二進(jìn)制數(shù)即可；最高位和最低位不足4位時(shí)，應(yīng)添0補(bǔ)足4位；,例1.（101110.1010）2＝（2E.A）16＝（56.5）8,重慶郵電大學(xué)鄒虹,18,八、十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)以小數(shù)點(diǎn)為界，向左、向右分別按位將八（十六）進(jìn)制數(shù)的整數(shù)部分和小數(shù)部分用3（4）位等值的二進(jìn)制數(shù)替換，保留書寫順序和小數(shù)點(diǎn)位置不變，即得等值的二進(jìn)制數(shù),例2.（17.34）8＝（1111.0111）2例3.(BE.29D）16＝(10111110.001010011101）2＝(276.1235）8,重慶郵電大學(xué)鄒虹,22,,特點(diǎn)：相鄰性and循環(huán)性優(yōu)點(diǎn)：抗干擾能力最強(qiáng)編碼規(guī)則：最高位為反射點(diǎn)，以低位鏡面對(duì)稱。,常用BCD碼之一——循環(huán)碼,重慶郵電大學(xué)鄒虹,25,邏輯代數(shù)（布爾代數(shù)）：描述客觀事務(wù)邏輯關(guān)系的數(shù)學(xué)方法。又稱開關(guān)代數(shù)。只有0、1兩個(gè)數(shù)字，用來描述兩種完全相反的邏輯狀態(tài)，不代表具體數(shù)值。如高、低電平，開關(guān)的閉、合等。在二值邏輯電路中得到廣泛的應(yīng)用。,1.3邏輯代數(shù),重慶郵電大學(xué)鄒虹,35,多變量異或的實(shí)現(xiàn),重慶郵電大學(xué)鄒虹,48,邏輯函數(shù)的定義：按某種邏輯關(guān)系，用有限個(gè)與、或、非邏輯運(yùn)算關(guān)系將邏輯變量x0,x1,…xn結(jié)合起來，得到的表達(dá)式：F＝f（x0,x1,…xn）稱為邏輯函數(shù)當(dāng)變量x0,x1,…xn的取值唯一確定以后,F的取值也唯一確定。邏輯變量和邏輯函數(shù)的取值只有0和1，變量間也只有與、或、非三種基本邏輯運(yùn)算關(guān)系。一般可以通過先列出真值表，然后建立一個(gè)邏輯函數(shù)。一個(gè)邏輯函數(shù)可以有多種表示方法。,邏輯函數(shù)及其表示方法,重慶郵電大學(xué)鄒虹,55,邏輯函數(shù)的五種形式,重慶郵電大學(xué)鄒虹,56,4、邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式,最小項(xiàng)邏輯函數(shù)的多個(gè)變量相乘構(gòu)成的代數(shù)項(xiàng)，稱為乘積項(xiàng)(積項(xiàng))最小項(xiàng)是乘積項(xiàng)，該乘積項(xiàng)包含了邏輯函數(shù)的全部變量，而且每個(gè)變量因子僅僅以原變量或反變量的形式在一個(gè)乘積項(xiàng)中唯一出現(xiàn)一次,n變量邏輯函數(shù)共有2n個(gè)不同的最小項(xiàng),重慶郵電大學(xué)鄒虹,57,最小項(xiàng)的性質(zhì)在變量的任意取值組合下，僅有一個(gè)最小項(xiàng)的值為1,其余的全部為0，即等于1的機(jī)會(huì)“最小”;任意兩個(gè)不同的最小項(xiàng)的積為0;全部最小項(xiàng)的和為1；n變量的每個(gè)最小項(xiàng)有n個(gè)相鄰的最小項(xiàng)；常用mi表示n變量的最小項(xiàng),i∈(0,1,2,…2n-1)，若將使mi的值為1的變量取值當(dāng)成一個(gè)二進(jìn)制數(shù),這個(gè)二進(jìn)制數(shù)所對(duì)應(yīng)的十進(jìn)制數(shù)，即為i的取值,重慶郵電大學(xué)鄒虹,59,最大項(xiàng)邏輯函數(shù)的多個(gè)變量相加（或）構(gòu)成的代數(shù)項(xiàng)，稱為相加項(xiàng)(和項(xiàng))最大項(xiàng)是相加項(xiàng)，該相加項(xiàng)包含了邏輯函數(shù)的全部變量，而且每個(gè)變量因子僅僅以原變量或反變量的形式在一個(gè)乘積項(xiàng)中唯一出現(xiàn)一次,n變量邏輯函數(shù)共有2n個(gè)不同的最大項(xiàng),重慶郵電大學(xué)鄒虹,60,最大項(xiàng)的性質(zhì)在變量的任意取值組合下，僅有一個(gè)最大項(xiàng)的值為0,其余的全部為1，即等于1的機(jī)會(huì)“最大”;任意兩個(gè)不同的最大項(xiàng)的和為1;全部最大項(xiàng)的積為0;n變量的每個(gè)最大項(xiàng)有n個(gè)相鄰的最大項(xiàng)；常用Mi表示n變量的最大項(xiàng)i∈(0,1,2,…2n-1)，若將使Mi的值為0的變量取值當(dāng)成一個(gè)二進(jìn)制數(shù),這個(gè)二進(jìn)制數(shù)所對(duì)應(yīng)的十進(jìn)制數(shù)，即為i的取值,重慶郵電大學(xué)鄒虹,64,5、正邏輯與負(fù)邏輯,正邏輯門電路的輸入、輸出電壓的高電平定義為邏輯“1”，低電平定義為邏輯“0”。負(fù)邏輯門電路的輸入、輸出電壓的低電位定義為邏輯“1”，高電平定義為邏輯“0”。同一個(gè)邏輯門電路，在正邏輯定義下如實(shí)現(xiàn)與門功能，在負(fù)邏輯定義下則實(shí)現(xiàn)或門功能。數(shù)字系統(tǒng)設(shè)計(jì)中，不是采用正邏輯就是采用負(fù)邏輯，而不能混合使用。本書中采用正邏輯。,重慶郵電大學(xué)鄒虹,65,最簡的形式：與或表達(dá)式最簡的標(biāo)準(zhǔn)：1.乘積項(xiàng)的個(gè)數(shù)最少;2.在滿足1.的前提下，每個(gè)乘積項(xiàng)中變量個(gè)數(shù)也最少。,邏輯函數(shù)的化簡方法,重慶郵電大學(xué)鄒虹,76,邏輯相鄰的概念如果兩個(gè)最小項(xiàng)中只有一個(gè)變量因子不相同，則稱這兩個(gè)最小項(xiàng)邏輯相鄰。具有邏輯相鄰性的兩個(gè)最小項(xiàng)可以合并為一個(gè)乘積項(xiàng)，這個(gè)乘積項(xiàng)由它們的相同部分組成。邏輯相鄰的數(shù)學(xué)基礎(chǔ)是吸收律任意一個(gè)n變量最小項(xiàng)有n個(gè)相鄰的最小項(xiàng)如果兩個(gè)乘積項(xiàng)中只有一個(gè)變量因子不相同，則稱這兩個(gè)乘積項(xiàng)邏輯相鄰。具有邏輯相鄰性的兩個(gè)乘積項(xiàng)可以消去這個(gè)不相同的變量因子合并為一個(gè)變量因子更少的乘積項(xiàng),重慶郵電大學(xué)鄒虹,77,用卡諾圖合并最小項(xiàng)可以直觀地憑借最小項(xiàng)在卡諾圖中的幾何位置來確定最小項(xiàng)的邏輯相鄰性。再簡單地將幾何位置相鄰的兩個(gè)最小項(xiàng)方格（簡稱“1”格）用一個(gè)“圈”圈起來，便可產(chǎn)生一個(gè)合并項(xiàng)根據(jù)邏輯相鄰的概念，可以進(jìn)一步將“圈”擴(kuò)大，把4個(gè)、8個(gè)……2i個(gè)“1”格圈起來得到更為簡單的合并項(xiàng),用卡諾圖合并最小項(xiàng)產(chǎn)生合并項(xiàng)合并項(xiàng)由圈所覆蓋的范圍內(nèi)沒有發(fā)生變化的變量組成。一個(gè)圈內(nèi)應(yīng)當(dāng)、也只能圈入2i個(gè)方格，則這個(gè)合并項(xiàng)與最小項(xiàng)相比消去了i個(gè)變量,重慶郵電大學(xué)鄒虹,88,4）具有無關(guān)項(xiàng)的邏輯函數(shù)化簡:,?無關(guān)項(xiàng)的定義:在一個(gè)邏輯函數(shù)中,變量的某些取值組合不會(huì)出現(xiàn);或函數(shù)在變量的某些取值組合時(shí),輸出可以是1,也可以是0。這樣的最小項(xiàng)稱為約束項(xiàng)。或叫任意項(xiàng)。統(tǒng)稱無關(guān)項(xiàng)。,在邏輯函數(shù)化簡時(shí)，可以根據(jù)簡化的需要將無關(guān)項(xiàng)當(dāng)成“0”或“1”處理，并不影響邏輯功能。含有無關(guān)項(xiàng)的邏輯函數(shù)稱為非完全描述邏輯函數(shù)。不含無關(guān)項(xiàng)的邏輯函數(shù)稱為完全描述邏輯函數(shù)。,重慶郵電大學(xué)鄒虹,95,第1章作業(yè),1-1（2）；1-2（3）；1-3（2）；1-4（2）；1-9；1-11（1）；1-13；1－-14（3）（6）（8）；1-15（3）（5）；1-16（2）（5）；1-17（3）；,