微機(jī)原理第2章-微處理器.ppt

《微機(jī)原理第2章-微處理器.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《微機(jī)原理第2章-微處理器.ppt（148頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

微機(jī)原理與接口技術(shù),北京航空航天大學(xué)電子信息工程學(xué)院,劉久文、秦紅磊、金天,第二章微處理器（Microprocessor）－計(jì)算機(jī)的大腦,PC/XT計(jì)算機(jī)的基本結(jié)構(gòu),美國(guó)為超越摩爾定律部署新計(jì)劃NSF：摩爾定律將在10到20年后達(dá)到物理和概念上的極限,基于現(xiàn)有的硅技術(shù)，摩爾定律將在今后10到20年中達(dá)到極限。摩爾定律是由英特爾公司的創(chuàng)始人之一戈登摩爾1965年提出的。他指出芯片上可以容納的晶體管數(shù)量每隔18個(gè)月會(huì)翻一番，相應(yīng)的計(jì)算能力也隨之翻番。近日，美國(guó)國(guó)家科學(xué)基金會(huì)（NSF）向美國(guó)政府申請(qǐng)了2000萬(wàn)美元的經(jīng)費(fèi)用于2009年的財(cái)政規(guī)劃，計(jì)劃啟動(dòng)一個(gè)名為超越摩爾定律的科學(xué)與工程（ScienceandEngineeringBeyondMoore’sLaw，SEBML）項(xiàng)目。該項(xiàng)目將用于資助那些可以取代當(dāng)前硅技術(shù)的研究。通常，提高晶體管性能的方法是減小分隔晶體管各部分的柵氧化層或絕緣體的厚度。而在不遠(yuǎn)的將來(lái)——8到10年內(nèi)，柵氧化層的厚度將被減小到能作為有效絕緣體的極限。,下一代技術(shù),晶體管性能與其大小相關(guān)——晶體管越小，性能越好。碳納米管技術(shù)能用于制造更小的晶體管。Foster說(shuō)：“碳納米管使得我們可以生產(chǎn)比目前小得多的晶體管?！碧技{米管還可以用于連接電路。這要求電路具有容錯(cuò)能力，對(duì)芯片結(jié)構(gòu)的研究提出了新的要求。Foster表示，芯片結(jié)構(gòu)將成為“超越摩爾定律”的重要組成部分。量子計(jì)算可以提供大規(guī)模計(jì)算能力。量子計(jì)算利用物質(zhì)——原子和分子——以超級(jí)計(jì)算的速度處理海量任務(wù)。離子是量子計(jì)算機(jī)中量子位（qubits）應(yīng)用的理想選擇。Foster說(shuō)：“我們現(xiàn)在可以在非常低的溫度下捕獲單個(gè)離子，并把它們用作量子位，但實(shí)際應(yīng)用中可能需要滿滿一屋子的設(shè)備。這方面顯然還有很大的上升空間，很有前景。”并行性是量子計(jì)算的一大特點(diǎn)，因此量子計(jì)算的發(fā)展需要并行編程技術(shù)的提高。而人們從上世紀(jì)70年代就開(kāi)始研究并行計(jì)算，但進(jìn)展緩慢。,Intel微處理器技術(shù)發(fā)展概況,20世紀(jì)80年代IBM公司以Intel8086/8088作為核心處理器研制出個(gè)人計(jì)算機(jī)—IBMPC，Intel微處理器成為市場(chǎng)主流。1985年Intel推出80386微處理器，完成16位結(jié)構(gòu)向32位結(jié)構(gòu)的轉(zhuǎn)換，386是一個(gè)里程碑。1989年Intel推出80486微處理器，片內(nèi)集成了Cache和浮點(diǎn)部件，基本指令用硬線邏輯實(shí)現(xiàn)，指令執(zhí)行效率大大提高，比386快2-3倍。1993年Intel推出Pentium處理器，采用0.8um雙極性互補(bǔ)氧化物半導(dǎo)體(BiCMOS：ComplementaryMetalOxideSemiconductor)技術(shù),集成310萬(wàn)個(gè)晶體管，總線頻率為60MHz和66MHz兩種。,集成電路發(fā)展歷史,早在英特爾公司誕生前，集成電路技術(shù)就已經(jīng)被發(fā)明。1947年，AT如果允許分頁(yè)，則產(chǎn)生的線性地址再經(jīng)過(guò)分頁(yè)轉(zhuǎn)換才產(chǎn)生物理地址同時(shí)，MMU還確定虛擬地址空間的相應(yīng)“段”或“頁(yè)”是否在“物理存儲(chǔ)”中。如果存在則操作如常，否則“交換”裝入該段或頁(yè)。,2.1段式地址轉(zhuǎn)換段選擇符寄存器中的段選擇符Selector的“表選位”選擇進(jìn)入“全局”或“局部”的段描述符緩存寄存器中。如圖：(注意:定義段屬性的是描述符而非選擇符)。每個(gè)段選擇符寄存器Selector都有一個(gè)64位的內(nèi)部段描述符緩存寄存器，在指令執(zhí)行時(shí)“透明”地裝入描述符。,2.2頁(yè)式地址轉(zhuǎn)換如果禁止分頁(yè)，則每段最多可以分配1BYTE~4GB的物理空間；如果允許分頁(yè)，則物理空間被劃分成1048496頁(yè)，每頁(yè)4096BYTE。分頁(yè)存儲(chǔ)機(jī)制在分段存儲(chǔ)管理機(jī)制下工作，如果允許分頁(yè)則地址空間組織有所不同。分頁(yè)機(jī)制簡(jiǎn)化了MMU程序的實(shí)現(xiàn)。段轉(zhuǎn)換過(guò)程產(chǎn)生的線性地址不再用作物理地址，還要經(jīng)過(guò)第二個(gè)轉(zhuǎn)換過(guò)程(頁(yè)轉(zhuǎn)換)。線性地址=10位目錄域、10位頁(yè)域、12位偏移地址域,例如MOVDS,AX執(zhí)行時(shí)AX中的選擇符裝入DS，然后從存儲(chǔ)器中讀出相應(yīng)局部描述符表中的描述符，并裝入DS對(duì)應(yīng)的段描述符緩存寄存器中(如果描述符已經(jīng)被緩存則直接引用即可)。MMU然后檢查描述符中信息的有效性。而段中的“內(nèi)容”則由虛擬地址中的32位偏移量來(lái)確定。實(shí)際上，給段描述符緩存寄存器裝入值，就實(shí)現(xiàn)從16位的選擇符Selector到對(duì)應(yīng)的32位段基址的映射。段描述符緩存寄存器中的“描述符”將隨任務(wù)的執(zhí)行而動(dòng)態(tài)改變。MMU只允許6個(gè)存儲(chǔ)器處于活動(dòng)狀態(tài),分別對(duì)應(yīng)CS、DS、ES、SS、FS、GS,四、多任務(wù)機(jī)制與保護(hù)實(shí)現(xiàn)80286以上的高檔微處理器實(shí)現(xiàn)了多任務(wù)的軟件體系結(jié)構(gòu)。所謂任務(wù)是指其硬件允許軟件系統(tǒng)中存在多個(gè)任務(wù)并能夠以分時(shí)的方式安排進(jìn)行，即程序控制在一段固定長(zhǎng)度時(shí)間后從一個(gè)任務(wù)轉(zhuǎn)到另一個(gè)任務(wù)。,4級(jí)特權(quán)保護(hù)結(jié)構(gòu)如圖所示：,第六節(jié)：Pentium微處理器結(jié)構(gòu)及微機(jī)的體系結(jié)構(gòu),某CPU芯片內(nèi)部實(shí)物圖,Pentium系統(tǒng)板,奔騰主板主要采用430芯片組。BIOS開(kāi)始用Flash。,PentiumIII系統(tǒng)板,Pentium4系統(tǒng)板,478引腳,雙核CUP技術(shù),Intel平臺(tái)將帶來(lái)新的架構(gòu)升級(jí)2007下半年Intel將推出45nm“Penryn”處理器，與當(dāng)前的Core2Duo處理器具有相似的架構(gòu)。45nm的“Penryn”處理器將具有更大的二級(jí)緩存，具Intel公布的消息，四核心的“Penryn”處理器二級(jí)緩存將達(dá)到12MB。,,俄勒岡州亞歷桑納州以色列,,,,,,在晶體管數(shù)量上，65nm雙核心Conroe/Merom/Woodcrest擁有2.93億個(gè)，45nm雙核心Penryn則提高到4.1億個(gè)，其中四核心版本更是翻番到8.2億個(gè)。雖然這只是現(xiàn)在Montecito雙核心Itanium2的大約一半(后者17億個(gè))，但相當(dāng)于2000年180nm工藝Willamette核心Pentium4的20倍(后者4200萬(wàn)個(gè))。,“high-k”工藝，也就是用更高介電常數(shù)的金屬柵極取代傳統(tǒng)的低介電常數(shù)(low-k)的二氧化硅柵極，從而大大解決漏電問(wèn)題。據(jù)稱(chēng)，與同頻率的65nm工藝相比，45nmhigh-k可將晶體管轉(zhuǎn)換速度(頻率)提高20％，同時(shí)轉(zhuǎn)換能耗減少30％，并將漏電降至1/5。,,,,,