《常用微處理器介紹》PPT課件.ppt

《《常用微處理器介紹》PPT課件.ppt》由會員分享，可在線閱讀，更多相關《《常用微處理器介紹》PPT課件.ppt（60頁珍藏版）》請在裝配圖網上搜索。

第3章微機檢測與控制系統(tǒng)微處理器,,主要內容,3.1Intel51系列及96系列單片機3.2數(shù)字信號處理器DSP3.3嵌入式微處理器ARM3.4現(xiàn)場可編程門陣列FPGA,微機測控系統(tǒng)微處理器概述,特點：集成度高、體積小、功耗低、可靠性高、成本低作用：微機測控系統(tǒng)的核心負責各種檢測信號的采集、處理，控制指令的產生等,3.1Intel51系列及96系列單片機,單片機是單片微型計算機的簡稱，它是微型計算機的一個重要分支。在微機測控系統(tǒng)中，單片機是被采用最早和是最為廣泛的一類微處理器。在測控系統(tǒng)開發(fā)中占據重要的地位。微機測控系統(tǒng)中最常用的是8位以及16位單片機。,3.1.1MCS-51系列單片機,Intel在20世紀80年代初研制。在80年代中期以專利轉讓形式把51內核給了許多半導體廠商，形成了與51指令系統(tǒng)兼容的單片機。目前，國內市場上以Atmel和Philips公司的51系列單片機居多，如AT89C51、AT89LS54、P8031、P87C54等型號?；拘停喝偩€架構，40腳封裝精簡型：無三總線架構，可<20腳封裝精簡增強型：無三總線，增加許多功能部件高檔型：增加高性能附件,MCS-51系列單片機內部結構,MCS-51單片機內部結構,運算器（ALU）8051擁有一個高性能的運算器，它具有很高的執(zhí)行速度，大部分指令的執(zhí)行時間是1us，乘法指令的執(zhí)行時間是4us?？刂破骺刂破鞯闹饕δ苁歉鶕噶町a生控制信號以控制單片機內部各部件的工作。8051的控制器由定時控制邏輯、指令寄存器和震蕩器等組成。,MCS-51單片機內部結構,專用寄存器組程序計數(shù)器PC累加器A通用寄存器B程序狀態(tài)字PSW堆棧指針SP數(shù)據指針DPTR,MCS-51的存儲器結構,ROM地址空間片內最大8KB（8052），片外最大64KB。片外RAM地址空間最大64KB片內RAM地址空間128字節(jié)（8051）或256字節(jié)（8052）,MCS-51的存儲器結構,特殊功能寄存器,MCS-51的輸入輸出端口,輸入輸出端口是單片機和外部進行數(shù)據交換和控制的通道，也稱為I/O端口或I/O接口。4個并行I/O接口MCS-51的4個8位并行I/O接口，分別命名為P0、P1、P2和P3，在這四個并行端口中，每個端口都有雙向I/O功能。每個I/O端口內部都有一個8位數(shù)據輸出鎖存器和一個8位數(shù)據輸入緩沖器，4個數(shù)據輸出鎖存器和端口號P0、P1、P2和P3同名，都為特殊功能寄存器。1個串行I/O接口標準的通用非同步串行收發(fā)器（UART）,MCS-51的輸入輸出端口,P0和P2兩個端口除作通用I/O端口外，還作為單片機讀取外部存儲器時的地址線和數(shù)據線。P3口第二功能,MCS-51的中斷系統(tǒng),8051有5個中斷源，包括2個外部中斷、2個定時/計數(shù)器中斷和1個串口中斷。,3.1.2MCS-96系列單片機,8098：準16位單片機，內部16位，外部8位。80C196KB：標準的16位單片機，也可設置成準16位。與51的主要區(qū)別：取消累加器結構，可直接對寄存器組合及專用寄存器構成的256字節(jié)地址空間進行操作。CPU通過專用寄存器直接控制IO。HSI、HSOPWM,80C196KB及8098單片機引腳,內部定時,96系列單片機需要有6-12MHz間的輸入時鐘頻率才能正常工作。8098為3分頻結構，80C196為2分頻結構。,存儲空間,MCS-96的可尋址空間為64K字節(jié)。其中自0000H至00FFH以及由1FFEH至207FH為專用空間（用戶也可使用）。此外所有單元均歸用戶分配，可用來存放程序，也可用來存放數(shù)據，或作為外設接口的存儲映像。,芯片配置寄存器CCR,CCR的內容由用戶預先寫入018H單元（芯片配置字節(jié)），系統(tǒng)復位時，該芯片配置字節(jié)被自動送入CCR寄存器。,I/O狀態(tài)和控制寄存器,8098有兩個I/O控制寄存器IOC0和IOC1。IOC0控制定時器2和高速輸入線。IOC1控制某些引腳功能、中斷源和兩個HSO引腳。,中斷結構,8098有8個中斷類型的21個中斷源,定時器,系統(tǒng)中有兩個16位定時器，定時器1和定時器2。定時器1作為實時時鐘用來同步其他事件。它自由運行，每8個狀態(tài)周期加1。該計數(shù)器在任何時刻均可讀出，但一般不可改寫，且除芯片復位之外也沒有其他手段使其停止計數(shù)并恢復為0。定時器1產生高速輸入單元HSI和高速輸出單元HSO的基準時間。,高速輸入單元,高速輸入單元HSI可用定時器1作實時時鐘來記錄外部事件發(fā)生的時間?！案咚佟北硎臼录墨@取無需CPU的干預。,方式選擇位事件定義008個正跳變?yōu)橐粋€事件01每個正跳變?yōu)橐粋€事件10每個負跳變?yōu)橐粋€事件11每個跳變（正和負）均為事件,高速輸出單元,高速輸出單元HSO的功能在于在預定的時刻觸發(fā)某一事件，基本不要CPU干預。這些事件包括：啟動A/D轉換使定時器2復位置四個軟件定時器標志改變六條輸出線（HSO.0-HSO.5）上的電平信號,模擬接口,MCS-96單片機可以很容易地通過其模/數(shù)轉換器、脈沖調制輸出及HSO單元與模擬信號接口。由4路輸入的10位A/D轉換器接受模擬信號。脈寬調制輸出和HSO單元負責提供數(shù)字信號，經濾波后即用作模擬輸出。,串行口,96單片機的串行口有三種異步和一種同步方式。異步者為全雙工方式，即發(fā)送和接收可以同時進行。接收器是雙緩沖的，故在第一個字節(jié)尚未被讀取之前，第二個字節(jié)的接收過程即可開始。,監(jiān)視定時器,監(jiān)視定時器WDT是解脫軟件故障的一個有利手段。一旦它啟動之后，其值每狀態(tài)周期增1。因此，若不及時將其清0，它就會在64K狀態(tài)周期后溢出并引起芯片硬件復位。,復位和掉電保護,在電源處于正常范圍且振蕩器穩(wěn)定后，RESET引腳上至少保持兩個狀態(tài)周期的低電平就可使系統(tǒng)復位。RESET引腳電壓升高后，系統(tǒng)將執(zhí)行10個狀態(tài)周期的內部復位序列。在此期間，芯片配置字節(jié)CCR被從2018H單元讀出并進而寫入芯片CCR寄存器。上電復位可用電容、單穩(wěn)或其他方法實現(xiàn)，對于96系列單片機，復位電平是低電平有效,3.2數(shù)字信號處理器DSP,DSP（DigitalSignalProcessor）是一類專門針對數(shù)字信號處理算法而進行了優(yōu)化設計的微處理器。實時性、計算精度浮點數(shù)運算能力特殊的硬件結構特殊的構架特別適合應用于數(shù)字信號處理以及數(shù)字圖像處理等應用。,3.2.1DSP特殊功能與特點,專門數(shù)字處理能力“積之和”運算專門的硬件來實現(xiàn)16位或32位的乘法運算和乘法累加運算。乘法運算可以在一個周期內完成，并自動對結果進行累加。,3.2.1DSP特殊功能與特點,高速數(shù)據存取數(shù)據存儲速度是限制微處理器實際運算效率的主要瓶頸之一哈佛結構,馮諾依曼結構,哈佛結構,3.2.1DSP特殊功能與特點,高速數(shù)據存取地址生成單元（AGU）特殊的尋址方式模尋址（moduloaddressing）、位反轉尋址（bit-reversedaddressing）,3.2.1DSP特殊功能與特點,類RISC指令集精簡指令集計算機（ReducedInstructionSetComputers，RISC）DSP器件的設計參照了RISC的設計思想指令長度固定、執(zhí)行周期一致大量采用通用寄存器,3.2.1DSP特殊功能與特點,并行運算可以同時執(zhí)行多條指令TMS320C6745最高時鐘頻率為456MHz，而其最高運算速度可以達到3648MIPSTMS320C6745取指時每次讀取8字長度的指令，組成一個取指包（fetchpacket）,3.2.1DSP特殊功能與特點,并行運算每條指令的最低位稱為p位，它決定了該條指令是否能夠與其他指令并行執(zhí)行。P=1表示該指令和后一條指令同時執(zhí)行P=0表示該指令不能和后一條指令同時執(zhí)行完全串行,3.2.1DSP特殊功能與特點,并行處理完全并行部分并行,3.2.1DSP特殊功能與特點,硬件循環(huán)重要的數(shù)字信號處理算法，如數(shù)字濾波、FFT等，都需要進行高速的循環(huán)操作。DSP器件引入了一些硬件來實現(xiàn)指令循環(huán)，只有設置好相關參數(shù)，一條或一段指令就可以高效地自動循環(huán)執(zhí)行，而無需軟件控制。,3.2.2DSP內部結構,TMS320C6742內部結構DSP子系統(tǒng)系統(tǒng)控制JTAG接口片上設備SCR,3.2.2DSP內部結構,TMS320C674xCPU結構,3.3嵌入式微處理器ARM,ARM是高級精簡指令集計算機（AdvancedRISCMachines）的簡稱，同時也是設計該處理器的公司的名稱。ARM處理器具有體積小、成本低、功耗低、執(zhí)行效率高等特點。chipless生產模式，ARM公司本身并不設計和生產芯片，而是設計高效的IP（IntellectualProperty）Core作為產品，提供給授權的半導體制造企業(yè)。,3.3嵌入式微處理器ARM,典型產品NXP公司的基于ARM7的LPC2200、LPC2300等系列，功耗低、封裝小巧、包含豐富的片內外設和GPIO，特別適合用于工業(yè)控制領域；TI公司將其業(yè)界領先的DSP內核與ARM內核集成到一個芯片上，推出了OMAP系列處理器，深受移動通信終端設備制造商的歡迎；FPGA廠商也與ARM公司合作，推出了帶有ARM硬核的FPGA產品，結合了FPGA和ARM的優(yōu)勢。,3.3.1RICS體系結構,復雜指令集計算機（ComplexInstructionSetComputer，CISC）結構Intel的x86平臺指令復雜且數(shù)目繁多指令長度不統(tǒng)一內部結構變得非常復雜，體積、功耗、成本等都較高執(zhí)行效率較低,3.3.1RICS體系結構,精簡指令集計算機（ReducedInstructionSetComputer，RICS）指令格式統(tǒng)一，操作碼的長度、位置固定所有指令的執(zhí)行時間一致，便于實現(xiàn)流水線使用大量通用寄存器，運算器可以對每一個寄存器中的數(shù)據直接進行操作，可將結果存放到任何一個寄存器中簡單的尋址方式RISC相比CISC有許多優(yōu)點，但是也存在一些缺點，比如程序代碼占用空間較大等。,3.3.2ARM處理器系列,3.3.3ARM7體系結構,ARM7TDMI基本結構,3.3.3ARM7體系結構,流水線三級流水線,3.3.3ARM7體系結構,ARM7工作狀態(tài)ARMThumbARM7工作模式,3.3.3ARM7體系結構,ARM7寄存器,3.3.3ARM7體系結構,通用寄存器處理器在每個模式下可以訪問16個通用寄存器R0~R15未分組寄存器R0~R7分組寄存器R8~R14程序計數(shù)器R15（PC）程序寄存器R15為程序計數(shù)器（PC），由于ARM采用的是流水線結構，因此PC保存的不是當前執(zhí)行指令的地址，而是當前指令后第二條指令的地址。,3.3.3ARM7體系結構,鏈接寄存器R14稱為鏈接寄存器（LR），它有兩個特殊功能在某個工作模式下，該模式對應的R14用來保存子程序的返回地址。當有異常發(fā)生時，對應的異常模式的R14將保存異常發(fā)生前程序指令地址,3.3.3ARM7體系結構,程序狀態(tài)寄存器N符號標志位。當N=1時結果為負數(shù)，而N=0時表示結果為正數(shù)或0；Z當運算結果為0時，Z=1，否則Z=0；C進位標志V溢出標志，I、F為中斷禁止位，設置I=1，則禁止IRQ中斷；設置F=1則禁止FIQ中斷，中斷禁止位只能在特權模式下進行修改。,3.3.3ARM7體系結構,程序狀態(tài)寄存器M[4:0]為工作模式控制位。T為工作狀態(tài)標志位，當T=1時，表示處理器當前處于Thumb狀態(tài)，T=0則處于ARM狀態(tài)。,3.3.3ARM7體系結構,異常處理異常通常是指由外部或內部事件引起，處理器暫停當前程序的執(zhí)行，轉而處理該事件的過程。中斷、復位等都可以稱為異常。,3.4現(xiàn)場可編程門陣列FPGA,FPGA（Field-ProgrammableGateArrays）新型的高密度可編程邏輯器件（PLD，ProgrammableLogicDevice）密度高、速度快、可重復編程在微機測控系統(tǒng)中，F(xiàn)PGA通常作為CPU的外設完成某些特別高速的功能，如高速信號采集、視頻圖像采集、實時圖像處理等。但是由于FPGA設計需要開發(fā)者有較豐富的復雜數(shù)字電路設計經驗，對于較復雜的功能實現(xiàn)難度較大。,3.4.1FPGA結構,Stratix-II的內部結構,3.4.1FPGA結構,邏輯陣列快（LAB）,3.4.1FPGA結構,ALM內部結構,3.4.1FPGA結構,TriMatrix存儲塊包括三種RAM塊，即M512、M4K和M-RAM。真雙口RAM、單口RAM、ROM以及FIFO,3.4.1FPGA結構,DSP塊每個DSP塊包含8個99位乘法器、4個1818位乘法器以及1個3636位乘法器。I/O單元I/O單元分別在邏輯單元的外圍，可以實現(xiàn)內部信號和芯片外部信號的互連。,3.4.2FPGA設計方法簡介,基于電路原理圖的設計方法設計簡單數(shù)字電路時比較方便基于硬件描述語言（HDL，HardwareDescriptionLanguages）的設計方法適用于設計復雜數(shù)字電路HDL是一種用來描述電路的語言，可用于數(shù)字電路的設計、仿真以及驗證等。VerilogHDLVHDL,3.4.2FPGA設計方法簡介,基于HDL的FPGA設計流程,