DC轉換器中多層平面電感設計與建模

《DC轉換器中多層平面電感設計與建?！酚蓵T分享，可在線閱讀，更多相關《DC轉換器中多層平面電感設計與建模（3頁珍藏版）》請在裝配圖網上搜索。

1、硅基完全集成DC/DC轉換器中多層平面電感設計與建模 　　摘要：為提高完全集成低壓低功率DC/DC轉換器轉換效率與輸出電流能力，提出了一種多層混聯(lián)螺旋電感結構，該結構基于標準0.5μm 2P3M CMOS工藝，將下面較薄的兩層金屬線圈多點并聯(lián)，再與最上層金屬線圈串聯(lián)。多點并聯(lián)結構有效地增加了等效金屬層的厚度，串聯(lián)結構增加了線圈之間的互感值，從而可以在不增加額外工藝成本的條件下顯著提高平面電感的品質因數(shù)、單位面積電感值和電感線圈的電流承受能力，所提出的模型為完全集成DC/DC轉換器的整體電路模擬分析提供了便利基礎，基于0.5μm 2P3M CMOS硅襯底工藝

2、的模擬計算結果表明，在DC/DC轉換器工作頻段50～400 MHz，取得了預期電感的設計效果，最大品質因數(shù)值達4.2，單位面積電感值達到83 mH/m2，可以承受的電流達90 mA。電感芯片測試結果與模型模擬結果基本吻合。 　　關鍵詞：完全集成DC/DC轉換器；多層平面電感；建模；品質因數(shù) 　　中圖分類號：TN4 文獻標識碼：A 文章編號：0253-987X(2007)04-0463-04 　　 　　在標準CMoS硅基工藝中，片上平面電感器的性能已經成為制約完全集成DC/DC；轉換器性能提高和成本控制的瓶頸之一，具體表現(xiàn)在：①完全集成DC/DC；轉換器中所需的電感值較高，通常為

3、十幾 　　納亨到幾十納亨，這樣，單層平面螺旋線圈所占的面積非常顯著[1]而在CMOS工藝中，面積與成本成正比；②在CMOS工藝中實現(xiàn)大電感值的平面螺旋空芯電感，品質因數(shù)低嚴重限制了DC/DC；轉換器的轉換效率[2]；③在CMOS工藝中，固定寬度的金屬條所能承受的電流大小一定，而電感線圈的電流承受能力決定了DC/DC轉換器的輸出電流能力。 　　針對以上問題，本文設計了一種新型的多層串一并聯(lián)平面螺旋結構，該結構中的多點并聯(lián)結構有效增加了等效金屬層厚度，從而降低了串聯(lián)電阻并增大了電流處理能力；串聯(lián)結構增加了線圈之間的互感值，從而在不增加額外工藝成本的條件下，可以顯著提高平面電感的品質因數(shù)、單位面

4、積電感值和電感線圈的電流承受能力，同時，針對此混聯(lián)結構提出了可擴展等效電路模型，為完全集成DC/DC轉換器的整體電路模擬分析提供了便利基礎。 　　1 用于DC/DC轉換器中的多層平面電感設計 　　連續(xù)工作模式Buck轉換器中濾波電感器的電感值為[3] 　　 式中：D=vout/Vin為轉換器的開關占空比，其中Vin、Vout分別為額定輸入、輸出電壓；()為電感線圈中所經過電流的峰一峰值；fs為轉換器工作頻率、由上式可以看出，當額定輸入、輸出電壓確定時，轉換器所需電感值與fs及()均成反比，提高fs的值可以有效降低所需電感值，使得片上平面螺旋線圈能夠更容易實現(xiàn)．但是，二者的選擇又涉及到

5、以下問題：①當開關頻率增大到一定程度時，開關晶體管的損耗會迅速上升，從而導致系統(tǒng)的轉換效率快速下降[2]；②當增大Δip-p時，一方面，會使Buck轉換器的工作模式改變，影響系統(tǒng)的分析、優(yōu)化與控制，另一方面，電感線圈的金屬條必須足夠寬以承受大的脈沖電流，而金屬條寬度增大后，在疊層線圈中的寄生電容也會明顯增大，從而降低了片上平面電感器的性能[4]．所以，設計時必須在這些因素中考慮折中。 　　在CMOS工藝中，通常最上層金屬最厚，約為其他層金屬厚度的2倍[5]，也就是說，在線寬一定的條件下，頂層線圈所能承受的電流大小約為其他層線圈的2倍，所以若只是簡單地實現(xiàn)多層金屬線圈串聯(lián)以提高電感線圈的品

6、質因數(shù)與單位面積內電感值，則流經線圈的實際電流大小取決于較薄金屬層的線圈，基于此，我們設計了串一并聯(lián)結構的多層螺旋線圈，如圖1所示．在圖中，頂層金屬M3平均厚度約為1.02 μm，金屬層M2、M1厚度均為O.58 μm．先將M2與M1并聯(lián)，然后再同M3串聯(lián)．線圈M2與M1之間的通孔在整個線圈之間均勻分布，可以有效降低通孔的電阻，本文采用此通孔陣列，可以使得通孔的等效電阻忽略不計。 　　 　　2 集總等效電路模型 　　圖2給出了3層串一并聯(lián)結構平面螺旋電感集總等效電路模型，疊層線圈結構集總等效電路模型中的各參數(shù)確定如下： 　　(1)電感值的計算：為方便模型建立后對線圈幾何參數(shù)進行優(yōu)化，各

7、層單個電感值計算的表達式均采用Mohan的擬合單項式[6] 　　由于M2與M1并聯(lián)線圈之間的連接通孔沿線 　　 圈均勻分布，故通孔的寄生電阻與寄生電感可忽略不計，同時兩線圈可以視為完全耦合，即兩層之間的互感值M12=(Ls1Ls2)1，則M2-M1并聯(lián)線圈的電感值 　　 式中：ρ為金屬電阻率；1為每單層線圈的金屬線總長度；δ為趨膚深度；t為金屬層平均厚度。M2同M1并聯(lián)相當于增大了線圈的有效厚度，則M2、M1組成的并聯(lián)線圈的等效寄生電阻為 　　 下線圈在相對應的位置電位基本相同，所以它們之間的寄生電容可忽略不計，但在M3同M2之間有顯著的寄生電容金屬層M1同

8、襯底之間的寄生電容 　　 式中εox為介質二氧化硅的介電常數(shù)。 　　(4)襯底寄生效應：考慮到所設計的片上電感器應用到完全集成DC/DC轉換器中，工作頻率在500MHz以內，故這里將襯底寄生效應忽略不計。 　　(5)品質因數(shù)：品質因數(shù)定義為一個周期中磁場能峰值同電場能峰值之差與所損失能量的比值[9]，在0.5μm 2P3M中，由于硅襯底的寄生效應基本可以忽略，因此等效串聯(lián)電容為[10] 　　 　　3 實驗結果 　　所設計的電感器采用CSMC 0.5 μm 2P3MCMOS硅基工藝生產，測試工具為網絡分析儀與探針臺組合裝置，應用了焊盤的短路以及開路去嵌入結構來消除焊盤的寄

9、生效應。 　　以一個額定輸入電壓Vin=3 V、輸出電壓Vout=1.5 V的連續(xù)工作模式Buck轉換器為例，在額定平均輸出電流80 mA的條件下，工作頻率為350 MHz時，由式(1)可知，所需電感器的值為21.6 nH。本文采用所設計的混聯(lián)結構，設計了內直徑din=120μm、金屬條之間空隙s=2μm、金屬條寬度ω=60μm、計算電感值為22.4 nH的電感器。 　　圖3給出了電感器品質因數(shù)Q的測試數(shù)據同模型得到的模擬數(shù)據對比曲線。由圖3可知，品質因數(shù)Q隨著頻率的增大而增大，但頻率增大到350MHz后Q值反而隨頻率的上升而下降，這是因為在頻率較低時，Q值主要取決于ωLs/Rs，當頻

10、率升高到一定值后，式(13)中后兩項，即由于寄生電阻和電容的損耗和自諧振產生的影響逐漸顯著，Q值迅速下降。 　　圖4給出了電感器的電阻值、電感值同頻率的關系。理論上，電感值Ls由導體外部的磁力線決定，即其不隨頻率變化，但圖中所測試的Ls卻隨著fs的增大略有上升，從而也導致了圖3中Q測試值在200 MHz以后高于模擬值，這是因為隨著頻率的升高，測試工具中連接線等的寄生效應并不能夠如理想條件下完全補償消除，從而也會對測試結果產生一定的影響，電阻值的誤差可能是由導線寬度、厚度和電導率的變化引起的，具體應用中可以在實驗數(shù)據的基礎上對這些參數(shù)的表達式做略微修正。 　　此線圈可以承受90 mA的電流，

11、單位面積電感值Lunit=Ls/dout2=83 mH/m2，可以滿足所設計轉換器的需要。 　　 　　4 結 論 　　針對硅基CMOS完全集成DC/DC轉換器提出了一種多層疊層平面螺旋電感及其等效電路模型，此串一并聯(lián)結構的疊層平面螺旋電感結構一方面提高了轉換器的電流輸出能力，另一方面在工作頻帶內(50～400 MHz)提高了平面電感器性能，建立的模型與測試數(shù)據符合得很好，本文所提結構和模型可以為完全集成DC/DC轉換器等高頻電路提供全定制平面螺旋電感器的精確設計。 　　參考文獻： 　　 [1]Musunuri S，Chapman P L，Zou J，et a1．Design issu

12、esfor monolithic DC-DC：converters[J]．IEEE Transac-tions on Power Electronics，2005，20(3)：639-649。 　　[2] Lee J，Hatcher G，Vandenbergh L，et a1．Evaluationof fully-integrated switching regulators for CMOSprocess technologies[c]∥International Symposium onSystem-on-Chip．Piscataway，USA：IEEE，2003：155-158。 　

13、　[3]Erickson R W，Maksimovic D．Fundamentals 0f pow-er electronics[M]．2nd ed Norvell：Kluwer AcademicPublishers，2001：15-27。 　　[4] Li Qinghua，Geng Li，Shao Zhibiao．Optimum double-layer spiral inductor on silicon substrate designed formonolithic buck converters[C]∥Proc of 17th Asia-Pacific Microwave Conf

14、erence．Piscataway，USA：IEEE，2005：2156-2159。 　　[5] CSMC Technology Corporation．6S05DPTM-ST[s/OL].[2006-02-27].http：∥www.csmc．com．cn/ca/Doucument_downloadl.asp。 　　[6] Mohan S S，Hershenson M M，B0yd S P，et a1．Simpleaccurate expressions for planar spiral inductances[J]．IEEE Journal of Solid-State Circui

15、ts，1999，34(10)：1419-1424。 　　[7] Greenhouse H M．Design of planar rectangular micro-electronic inductors[J]．IEEE Transactions on Parts，Hybrids，and Packaging，1974，10(2)：101-109。 　　[8] Grover F W．Inductance calculations[M]．New York：D Van Nostrand Company，Inc．，1946：31-47。 　　[9] Long J R，Copeland M A.The modeling，characteriza-tion．and design of monolithic inductors for silicon RFIC’s[J]．IEEE JournalofSolid-StateCircuits，1997，32(3)：357-369。 　　[10] Zolfaghari A，Chan A，Razavi B. Stacked inductors andtransformers in CMOS technology[J]．IEEE Journalof Solid-State Circuits，2001，36(4)：620-628。