《《數(shù)字電子技術(shù)基礎(chǔ)》集成邏輯門(mén)電路.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電子技術(shù)基礎(chǔ)》集成邏輯門(mén)電路.ppt（71頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1、第 2章 集成邏輯門(mén)電路 2.2 TTL集成邏輯門(mén)電路 2.3 CMOS集成邏輯門(mén)電路 2.4 集成門(mén)電路的應(yīng)用注意事項(xiàng) 2.1 分立元件門(mén)電路 學(xué)習(xí)要點(diǎn) 分立元件門(mén)電路的構(gòu)成 TTL集成邏輯門(mén)電路功能及特點(diǎn) CMOS集成邏輯門(mén)電路功能及特點(diǎn) 邏輯電路使用過(guò)程中的注意問(wèn)題 邏輯門(mén)電路 --由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏 輯關(guān)系的電子線路，簡(jiǎn)稱門(mén)電路 。 是實(shí)現(xiàn)邏輯功能的基本單元。 數(shù)字集成電路 一種是由三極管組成的雙極型集成電路，例如 晶體管 -晶體管邏輯電路（簡(jiǎn)稱 TTL電路）和射極耦 合邏輯電路（簡(jiǎn)稱 ECL電路）。
2、一種是由 MOS管組成的單極型集成電路，例如 N- MOS邏輯電路和互補(bǔ) MOS（簡(jiǎn)稱 COMS）邏輯電路。 2.1 分立元件門(mén)電路 2.1.1 晶體管開(kāi)關(guān)特性 2.1.2 基本晶體管門(mén)電路 理想開(kāi)關(guān) 開(kāi)關(guān)閉合時(shí)，開(kāi)關(guān)兩端電壓為 0； 開(kāi)關(guān)斷開(kāi)時(shí)，其流過(guò)的電流為 0， 其兩端間呈現(xiàn)的電阻為無(wú)窮大； 且開(kāi)關(guān)的轉(zhuǎn)換在瞬間完成。 半導(dǎo)體二極管、三極管和 MOS管，是構(gòu)成這種電子 開(kāi)關(guān)的基本開(kāi)關(guān)元件。 可用邏輯變量的“ 1”“0”來(lái)表示。 導(dǎo)通時(shí)，相當(dāng)于開(kāi)關(guān)閉合； 截止時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。 2.1.1 晶體管開(kāi)關(guān)特性 1.二極管的開(kāi)關(guān)特性 （ 1）靜態(tài)特性。 mAi D
3、/ 陰極陽(yáng)極 Vu D / 0 . 5 0 . 7 ( V T ) （ a ） 電路符號(hào) （ b ） 特性曲線 二極管當(dāng)作開(kāi)關(guān)來(lái)使用正是利用了二極管的單向?qū)щ娦浴? -+ -+ U D - - + + ( a ) 導(dǎo) 通 時(shí) ( b ) 截 止 時(shí) 當(dāng)外加正向電壓大于死區(qū)電壓時(shí)， 二極管呈現(xiàn)很小的電阻處于導(dǎo)通 狀態(tài)，相當(dāng)于開(kāi)關(guān)閉合，一般硅 管的正向?qū)▔航?UD約為 0.60.7V，鍺管約為 0.20.3V。 當(dāng)二極管兩端加上反向電壓時(shí)， 在開(kāi)始很大范圍內(nèi)，二極管相 當(dāng)于非常大的電阻，反向電流 極小，二極管處于截止?fàn)顟B(tài)， 此時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。 mAi D / u D /0 .5 0 . 7
4、 ( V T)V 開(kāi)關(guān)等效電路 伏安特性曲線 普通二極管反向擊穿后， 將失去單向?qū)щ娦浴? 注意： （ 2）動(dòng)態(tài)特性。 通常情況下，二極管從截止變?yōu)閷?dǎo)通和從 導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間，不能象 理想開(kāi)關(guān)那樣瞬間完成。而且從導(dǎo)通變?yōu)?截止所需的時(shí)間更長(zhǎng)一些。 一般把二極管從導(dǎo)通到截止所需的時(shí)間稱 為反向恢復(fù)時(shí)間 tre。若輸入信號(hào)頻率過(guò)高， 負(fù)半周寬度小于 tre時(shí)，二極管會(huì)雙向?qū)ǎ?失去單向?qū)щ娮饔谩? 因此高頻應(yīng)用時(shí)需要考慮此參數(shù)的影響。 T + U CC R B R C C i B i i u o u Vu CE / 放 大 區(qū) 飽 和 區(qū) 截止區(qū) Ai B 0 Ai C
5、/ （ a ） 電路 （ b ） 特性曲線 2.三極管的開(kāi)關(guān)特性 （ 1）靜態(tài)特性。 其中 為三極管的導(dǎo)通電壓，如硅管 此時(shí)， 、 均近似為 0，三極管的集電極和發(fā)射極之間相 當(dāng)于開(kāi)關(guān)斷開(kāi) 。 在開(kāi)關(guān)狀態(tài)下，三極管主要工 作在飽和區(qū)（開(kāi)關(guān)閉合）和截 止區(qū)（開(kāi)關(guān)斷開(kāi)），放大區(qū)只 是極短暫的過(guò)渡狀態(tài)。 A、截止區(qū) u CE / 放 大 區(qū) 飽 和 區(qū) 截止區(qū) Ai B 0 Ai C / V THBE Uu THU VU TH 5.0 Bi Ci B、 飽和區(qū) BSB Ii C CC BS R UI 其中， 為臨界飽和電流。 三極管的發(fā)射結(jié)正偏，集電結(jié)正偏，集
6、電極和發(fā)射 極間電壓為反向飽和電壓 UCES（ 0.2 0.3V左右）。 飽和越深， UCE越小。三極管的集電極和發(fā)射極間相 當(dāng)于短路狀態(tài)。 三極管相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。 e c b e c b - + - + U C E S U B E S ( a ) 截 止 時(shí) ( b ) 飽 和 時(shí) 開(kāi)關(guān)等效電路 三極管的工作狀態(tài)處于哪個(gè)區(qū)域，對(duì)應(yīng)的輸 出電壓 為多少？ 例 1 Ou 若三極管導(dǎo)通電壓為 0.5V，飽和時(shí) UBE=0.7V， UCES=0.3V。求當(dāng)輸入 分別為 0.3V和 10V時(shí)， Iu I u O u U BB = - 8 V U CC = 12 V
7、T R c 1 K R 2 8 . 2 K R 1 3 . 9 K 20解：分析三極管 電路，關(guān)鍵是要 抓住三極管三種 工作狀態(tài)的條件 和特點(diǎn)。 當(dāng) 時(shí)： U BB = - 8 V R 2 8 . 2 K R 1 3 . 9 K Vu I 3.0 0 B i I u O u U B B = - 8 V U C C = 1 2 V T R c 1 K R 2 8 . 2 K R 1 3 . 9 K 2 0 Vu I 3.0 假設(shè)三極管已截止， 0 CB ii 等效電路 38.2 82.8 2.89.3 83.0 2 21 BB BBI
8、BE VR RR Uu U 因?yàn)?UBE0.5V，三極管截止的 假設(shè)成立，根據(jù)截止時(shí)三極管， VUu CCO 12 0 CB ii 可求出 當(dāng) 時(shí)： 假設(shè)三極管已飽和，則 UBE=0.7V Iu O u U BB = - 8 V U CC = 12 V T R c 1 K R 2 8 . 2 K R 1 3 . 9 K 20 U BB = - 8 V R 2 8 . 2 K R 1 3 . 9 K Vu I 10 B i U BE = 0 . 7 V 等效電路 Vu I 10 mA R Vu R uu iii BBBEBEIB 32.1 2.8 87.0
9、9.3 7.010 21 21 又知： mAR UVI C C E SCC BS 58.0120 3.012 BSB Ii 三極管飽和的假設(shè)成立，可求出 VUu C E SO 3.0 。 （ 2）動(dòng)態(tài)特性。 IH U I u O u CC U CS I9.0 CS I CS I1.0 t r t s t d t f ( a ) ( b ) ( c ) t t t C i 延遲時(shí)間 td ,上升時(shí)間 tr 存儲(chǔ)時(shí)間 ts ,下降時(shí)間 tf 從截止到飽和所需的時(shí)間。 從飽和到截止所需的時(shí)間。 開(kāi)通時(shí)間 ton=td+tr 關(guān)閉時(shí)間 toff=ts+t
10、f 開(kāi)關(guān)時(shí)間越短，開(kāi)關(guān)速度 越高，在高頻應(yīng)用時(shí)需要 特別注意考慮這個(gè)問(wèn)題。 2.1.2 基本晶體管門(mén)電路 電位 --指絕對(duì)電壓的大小。 電平 --指一定的電壓范圍。 門(mén)電路的輸入和輸出信號(hào)都是用電平（或電位） 的高低來(lái)表示的。 高電平和低電平又可用邏輯“ 1”和邏輯“ 0”表 示，這樣可以得到邏輯電路的真值表，便于進(jìn) 行邏輯分析。 1.與門(mén) F A B D 1 D 2 + 5 V & F A B R 邏輯狀態(tài)表 A B F 0（ 0V） 0（ 0V） 0（ 0.7V） 0（ 0V） 1（ 5V） 0（ 0.7V） 1（ 5V） 0（ 0V） 0（ 0.7V） 1（ 5
11、V） 1（ 5V） 1（ 5V） A B F 與門(mén)電路波形圖 2.或門(mén) F A B D 1 D 2 1 F A B R 電路圖和符號(hào) 或門(mén)邏輯狀態(tài)表 A B F 0（ 0V） 0（ 0V） 0（ 0V） 0（ 0V） 1（ 5V） 1（ 4.3V） 1（ 5V） 0（ 0V） 1（ 4.3V） 1（ 5V） 1（ 5V） 1（ 4.3V） 電路波形圖 A B F A B D 1 D 2 R F 3.非門(mén) F A T + 1 2 V 1 FA R B R C 邏輯狀態(tài)表 A F 0（ 0V） 1（ 12V） 1（ 3V） 0（ 0.3V） 電路波形圖 A F 數(shù)字
12、電路邏輯符號(hào)中，若 在輸入端加小圓圈，表示 輸入低電平信號(hào)有效。若 在輸出端加小圓圈，表示 輸出信號(hào)取反。 與非門(mén)電路 F TA B D 1 D 2 D & F A B + 5 V + 12 V - 12 V R 1 R c 1 u R 2 R 3 邏輯狀態(tài)表 A B F 0（ 0V） 0（ 0V） 1（ 5.7V） 0（ 0V） 1（ 5V） 1（ 5.7V） 1（ 5V） 0（ 0V） 1（ 5.7V） 1（ 5V） 1（ 5V） 0（ 0.3V） 與非門(mén)電路波形圖。 A B F 這種分立元件的門(mén)電路雖然電路結(jié)構(gòu)簡(jiǎn)單，但由 于二極管正向壓降的影響會(huì)產(chǎn)生電平偏離，并且 速度較
13、低、帶負(fù)載能力差，現(xiàn)在一般都被集成邏 輯門(mén)電路所取代。 2.2 TTL集成邏輯門(mén)電路 2.2.1 TTL與非門(mén)電路 2.2.2 TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)電路 2.2.3 TTL集成電路的系列產(chǎn)品 2.2.1 TTL與非門(mén)電路 輸入級(jí)和輸出級(jí)均采用晶體三極管，稱為晶體三極 管 -晶體三極管邏輯電路，簡(jiǎn)稱 TTL電路。 1.電路結(jié)構(gòu) R 1 R 2 R 3 R 4 T 1 T 2 T 3 T 4 D 1 D 2 D 3 + U CC A B F 輸入級(jí) 中間級(jí) 輸出級(jí) （ 1）輸入級(jí)。 對(duì)輸入變量實(shí)現(xiàn)“與”運(yùn)算， 輸入級(jí)相當(dāng)于一個(gè)與門(mén)。 R 1 R 2 R 3 R 4 T 1
14、 T 2 T 3 T 4 D 1 D 2 D 3 + U CC A B F 輸入級(jí) 中間級(jí) 輸出級(jí) R 1 T 1 R 1 （ 2）中間級(jí)。 實(shí)現(xiàn)放大和倒相功能。向后級(jí) 提供兩個(gè)相位相反的信號(hào)，分 別驅(qū)動(dòng) T3、 T4管。 （ 3）輸出級(jí)。 減小電路的輸出電阻，提高輸出 帶負(fù)載能力和抗干擾能力。 T3和 T4管總處于一管導(dǎo)通而另一管截 止的工作狀態(tài)。 2.工作原理 當(dāng)輸入全為高電平， UA=UB=3.6V， T1的兩個(gè)發(fā)射結(jié)都反偏，集電 結(jié)正偏。 T2和 T4飽和導(dǎo)通。 T3和 D3都截止，輸出低電平。 VUuu C E SCO 3.04 R 1 R 2 R 3 R 4 T
15、1 T 2 T 3 T 4 D 1 D 2 D 3 + U CC A B F 當(dāng)輸入中至少有一個(gè)為低電平時(shí)， T1的兩個(gè)發(fā)射結(jié)必 然有一個(gè)導(dǎo)通， T2和 T4均截止，而此時(shí) T3和 D3導(dǎo)通， 輸出高電平 。 VUUUu DBECCO 6.333 即輸入輸出之間實(shí)現(xiàn)了“與非”的邏輯關(guān)系。 電壓傳輸特性是指輸出電壓 隨輸入電壓 變化的 關(guān)系曲線，即 3.TTL與非門(mén)傳輸特性 Ou Iu )( IO ufu 1 . 0 2 . 0 3 . 6 0 . 5 1 . 0 1 . 5 A B C D E Vu O / Vu I /0 U TH 32 . 5 2 . 0 AB --截
16、止區(qū) --線性區(qū) --轉(zhuǎn)折區(qū) --飽和區(qū) BC CD DE 4.主要參數(shù) （ 1）輸入和輸出的高、低電平。 輸入低電平的上限值 UIL（ max） 輸入高電平的下限值 UIH（ min） 輸出低電平的上限值 UOL（ max） 輸出高電平的下限值 UOH（ min） （ 2）開(kāi)門(mén)電平 UON和關(guān)門(mén)電平 UOFF。 保證輸出電壓為額定低電平時(shí)，所允許的最小輸入 高電平，即只有當(dāng) 時(shí)，輸出才是低電平。 ONI UU 保證輸出電壓為額定高電平時(shí)，所允許的最大輸入 低電平，即只有當(dāng) 時(shí)，輸出才是低電平。 O F FI UU （ 3）閾值電壓 UT
17、H。 電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電 壓值 --使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也 稱門(mén)檻電壓。 TTL與非門(mén)的閾值電壓 UTH=1.4V左右。 （ 4）噪聲容限。 保證電路正常輸出的前提下，輸入電平允許波動(dòng) 的最大范圍。 輸入高電平噪聲容限 UNH： 輸入高電平時(shí)，保證 TTL電路仍可正常輸出 的最大允許負(fù)向干擾電壓。 1 1 1 輸出 0 輸出 0 輸入 1 輸入 O u I u O u I u U OH ( min ) U OL ( max ) U NH U IH ( min ) U IL ( max ) U NL UNH UOH（ min） UIH（ m
18、in ） 顯然， 輸入低電平噪聲容限 UNL： 輸入低電平時(shí)，保證 TTL 電路仍可正常輸出的最大 允許正向干擾電壓。 UNL UIL（ max） UOL（ max） 噪聲容限越大，集成門(mén)電 路的抗干擾能力越強(qiáng)。 輸入噪聲容限示意圖 （ 5）傳輸延遲時(shí)間 tpd 。 電路在動(dòng)態(tài)脈沖信號(hào)作 用下，輸出脈沖相對(duì)于 輸入脈沖延遲了多長(zhǎng)時(shí) 間。 U I H U I L U O L U O H t p H L t p L H 5 0 % 5 0 % 5 0 % 5 0 % tPHL --輸出電壓由高變低，輸出脈沖的延遲時(shí)間； tPLH --輸出電壓由低變高，輸出脈沖的延
19、遲時(shí)間。 這兩個(gè)延遲時(shí)間的平均值稱為平均傳輸延遲時(shí)間 tpd。 TTL門(mén)電路的平均傳輸延遲時(shí)間 tpd一般在 20nS左右。 （ 6）扇入扇出數(shù)。 扇入數(shù)： --門(mén)電路輸入端的個(gè)數(shù)，用 NI表示。 對(duì)于一個(gè) 2輸入的“或非”門(mén)，其扇入數(shù) NI 2。 扇出數(shù)： --門(mén)電路在正常工作時(shí)， 所能帶同類門(mén)電路的最大數(shù)目， 它表示帶負(fù)載能力。 拉電流負(fù)載： （負(fù)載門(mén)） （驅(qū)動(dòng)門(mén)） IH OH OH I I N & & & ... I OH I IH I IH “ 1” （存在高電平下限值）。 （負(fù)載門(mén)） （驅(qū)動(dòng)門(mén)） IL OL OL I I N 灌電流負(fù)載：
20、 & & & ... I OL I IL I IL “ 0” （低電平存在上限值） 通常邏輯器件扇出數(shù)須通過(guò)計(jì)算或?qū)嶒?yàn)的方法求得。 若 NOLNOH，一般取兩者中的最小值。 為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還 需要注意要留有一定的余地。 5.常用 TTL與非門(mén)集成芯片 74LS004-2輸入與非門(mén) 74LS046反相器 74U202-4輸入與非門(mén) 74LS084-2輸入與門(mén) 74LS024-2輸人或非門(mén) 74LS86異或門(mén) 1 4 1 3 1 2 1 1 1 0 9 1 2 3 4 5 6 7 & & 8 V C C G N D & A B C D
21、 & & 74LS00引腳圖和邏輯符號(hào) 例 如圖所示電路，已知 74LS00門(mén)電路參數(shù)為： & & & . . . G P G 1 G 2 IOH/IOL=1.0mA/-20mA, IIH/IIL=50A/-1.43mA 求門(mén) GP的扇出數(shù)是多少？ 解： 門(mén) GP輸出低電平時(shí)，設(shè)可帶門(mén) 數(shù)為 NL： OLILL IIN 14 43.1 20 IL OL L I IN 門(mén) GP輸出高電平時(shí)，設(shè)可帶門(mén)數(shù)為 NH： OHIHH IIN 20 05.0 0.1 IH OH H I IN 取最小值， 扇出系數(shù) =14。 2.2.2 TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)電路 1.TTL集
22、電極開(kāi)路門(mén)電路（ OC門(mén)） “線與” --將兩個(gè)以上門(mén) 電路的輸出端直接并 聯(lián)以實(shí)現(xiàn)“與”邏輯 的功能。 R 4 R 4 D 3 D 3 T 3 T 3 T 4 T 4 F F “ 1 ” “ 0 ” + 5 V 如圖，低阻通路產(chǎn)生很 大電流，可能燒壞器件， 且無(wú)法確定輸出是高電 平還是低電平。 OC門(mén)的輸出級(jí)三極管 T4集電極 懸空，即輸出管 T4集電極開(kāi)路， 故稱為集電極開(kāi)路門(mén)。 使用時(shí)需要外接負(fù)載電阻 RL （或稱上拉電阻）及電源。 R 1 R 2 R 3 T 1 T 2 T 4 + U CC A B F & L A B &A B &C D + U CC R
23、 L 線與 F 邏輯符號(hào) CDABF OC門(mén)主要應(yīng)用于實(shí)現(xiàn)線與、電平轉(zhuǎn)換以及用做驅(qū)動(dòng) 顯示。 將若干個(gè) OC門(mén)輸出端連接在一起再接一個(gè)上拉電阻 和電源，即可構(gòu)成各輸出變量間的“與”邏輯 --“線 與”。 R L & A B + 1 0 V T T L C M O S 1 F & A B + U C C R OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換 OC門(mén)驅(qū)動(dòng)發(fā)光二極管 2.三態(tài)門(mén)輸出 & EN A B EN F R 1 R 2 R 3 R 4 T 1 T 2 T 3 T 4 D 3 + V CC A B F 1 1 EN D 4 （ a ） TTL 三態(tài)與非門(mén)電路 （ b ） T
24、TL 三態(tài)與非門(mén)邏輯符號(hào) & E N A B E N F 當(dāng)使能輸入端 EN 1時(shí)，門(mén)電路相當(dāng) 于二輸入的與非門(mén)； 當(dāng)使能輸入端 EN為低電平時(shí)， 從輸出端看進(jìn)去，對(duì)地和電源都相 當(dāng)于開(kāi)路，呈現(xiàn)高阻抗（ Z狀態(tài)）。 高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所 以三態(tài)電路仍是二值邏輯電路。 & EN A B F EN 低電平有效三態(tài)與非門(mén) 由于該電路有 高電平、 低電平和高阻態(tài) 三種狀 態(tài)，所以稱之為 三態(tài)門(mén) 。 高電平有效的三態(tài) 與非門(mén)電路真值表 EN A B F 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 高阻 門(mén)電路的三態(tài)輸出
25、主要 應(yīng)用于多個(gè)門(mén)輸出共享 數(shù)據(jù)或控制信號(hào)總線傳 輸，這樣可以減少輸出 連線。 為避免多個(gè)門(mén)輸出同時(shí) 占用數(shù)據(jù)總線，這些門(mén) 的使能信號(hào)（ EN）中只 允許有一個(gè)為有效電平 （如高電平）。 數(shù) 據(jù) 總 線 & E N F 1 1 E N 1 E N F 2 F 0 A 0 B 0 E N 0 G 0 A 1 E N 1 A 2 B 2 E N 2 G 1 G 2 只要保證任何時(shí)刻只有一個(gè)三態(tài)門(mén)的使能端有效， 即可實(shí)現(xiàn)多路數(shù)據(jù)通過(guò)一條總線進(jìn)行傳送的功能。 另外，利用三態(tài)門(mén)還可 以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。 1 EN 1 EN EN I D O D 10 / DD 總 線 G 1 G 2 2.
26、2.3 TTL集成電路的系列產(chǎn)品 74系列：中速系列， TTL集成電路早期產(chǎn)品，平均傳 輸延遲時(shí)間約為 10ns，但平均功耗每門(mén)約 10mW，現(xiàn) 已基本淘汰。 74L系列：為低功耗 TTL系列，又稱 LTTL系列。 74H系列：高速系列，采用抗飽和三極管，在工作速 度方面得到改善， 平均傳輸延遲時(shí)間約為普通型的 二分之一，約為 6ns，但是平均功耗增加了，每門(mén)約 為 22mW。 74S（又稱 STTL）系列：為肖特基系列。工作速度 和功耗均得到了明顯改善。 速度和功耗上較前系列進(jìn)一步提高。 其速度和功耗介于 74AS和 74ALS系列之間， 廣泛應(yīng)用于速度要求較高的 TTL邏輯電路
27、 。 74F系列： 74AS和 74ALS系列： 2.3 CMOS集成邏輯門(mén)電路 2.3.1 MOS開(kāi)關(guān)及其等效電路 2.3.2 常用 CMOS邏輯門(mén)電路 2.3.3 CMOS邏輯門(mén)系列 --由金屬氧化物絕緣柵型場(chǎng)效應(yīng)（ MOS）管 構(gòu)成的單極型集成電路。 主要有三種類型： NMOS門(mén)電路、 PMOS門(mén)電路和 CMOS門(mén)電路。 CMOS電路較之 TTL電路具有以下優(yōu)點(diǎn)： 功耗低、 靜態(tài)電流小（約為納安數(shù)量級(jí)）、抗干擾能力強(qiáng)、 電源電壓范圍寬、輸入阻抗高、負(fù)載能力強(qiáng)等，應(yīng) 用廣泛。 MOS電路 2.3.1 MOS開(kāi)關(guān)及其等效電路 U DD R D d s g I
28、u O u T N 1.MOS管開(kāi)關(guān)等效電路 輸出特性曲線 電路 截止區(qū) 飽和區(qū) 可變電阻區(qū) TGSDS uuu D i DS u MOS管截止， , 此時(shí)的 MOS管相當(dāng)于受控制的可變電阻， 且 越大，輸出特性曲線越陡峭， RON （導(dǎo)通電阻）越小。 U DD R D d s g I u O u T N 當(dāng)輸入電壓 較小時(shí)，有 ， 當(dāng) 增加，使 ， MOS管工作在可變電阻區(qū)。 Iu TGS Uu 0Di DDO Uu ， TGSDS Uuu GSu Iu 即 MOS管分別工作在截 止區(qū)和可變電阻區(qū)時(shí)， 相當(dāng)
29、于受 控制的一個(gè) 無(wú)觸點(diǎn)開(kāi)關(guān) 。 + U DD R d d s g O u + U DD R d d s O u gR ON R d R ON GSu 2.MOS管開(kāi)關(guān)特性 U D D t p H L t p L H O Ou Iu O u I H 由于 MOS管本身存在電容效應(yīng)及導(dǎo)通電阻，在輸入端 加入一個(gè)理想脈沖信號(hào)時(shí)，導(dǎo)通閉合兩種狀態(tài)之間轉(zhuǎn) 換會(huì)受到電容充放電的影響，使輸出波形邊沿變得緩 慢，輸出電壓的變化也會(huì)滯后于輸入電壓的變化。 為減小開(kāi)關(guān)時(shí)間，可以用 P溝道 MOS管來(lái)代替電阻 RD， 就構(gòu)成所謂的 CMOS開(kāi)關(guān)。 2.3.2 常用 CMOS邏輯門(mén)電路 1.CM
30、OS反相器 （ 1）工作原理。 + U DD T N T P o u I u TN管為工作管， N溝道 MOS增強(qiáng) 型場(chǎng)效應(yīng)管，開(kāi)啟電壓 UTN 。 TP管為負(fù)載管（作漏極負(fù)載 Rd）， 溝道 MOS增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟 電壓 UTP。 柵極 g接在一起，作為輸入端 ； 漏極 d接在一起，作為輸出端 。 ou 電源 UDD須大于兩只 MOS管的開(kāi)啟 電壓的絕對(duì)值之和 即 UDD UTN + UTP Iu + U DD T N T P o u I u 當(dāng)輸入電壓 為低電平“ 0”時(shí)， 工作管 TN因其 UGS小于開(kāi)啟電壓 UTN而截止，負(fù)載管 T
31、P因其 UGS小 于開(kāi)啟電壓 UTP而導(dǎo)通。 工作管 TN截止，漏極電流近似為 零，輸出電壓 為高電平“ 1”。 當(dāng)輸入電壓 為高電平“ 1”時(shí)，工作管 TN因其 UGS大 于開(kāi)啟電壓 UTN而導(dǎo)通，負(fù)載管 TP因其 UGS大于開(kāi)啟電 壓 UTP而截止，輸出電壓 為低電平“ 0”。 ou Iu ou Iu 即電路實(shí)現(xiàn)反相器功能，工作管 TN和負(fù)載管 TP總是 工作在互補(bǔ)的開(kāi)關(guān)工作狀態(tài)，即 TN 和 TP的工作狀態(tài) 互補(bǔ)，所以 CMOS電路稱為互補(bǔ)型 MOS電路。 （ 2） CMOS反相器電壓傳輸特性和電流傳輸特性。 2 DD U B C D E A F mAi D
32、 / Vu I / A B C D E F Vu I / 2 DD U 0 Vu O / 2.漏極開(kāi)路門(mén)（ OD門(mén)） F A B & F A B 3.三態(tài)（ TSL）輸出門(mén)電路 & 1 1 EN A B C U DD F A EN F 1 （ a ） 三態(tài)門(mén)電路 （ b ） 符號(hào) T N T P 4.CMOS傳輸門(mén) TG C C OI uu / IO uu / OI uu / IO uu / C C + 5 V - 5 V T P T N （ a ） 傳輸門(mén)電路 （ b ） 邏輯符號(hào) 又稱模擬開(kāi)關(guān)，既可以傳輸數(shù)字信號(hào)，也可以傳輸 模擬信號(hào)。 RON小于 1k，典型值為 80，漏極和源
33、極之間相 當(dāng)于短路，輸出等于輸入。 即 C=1時(shí)，傳輸門(mén)打開(kāi) C=0時(shí)，傳輸門(mén)關(guān)閉，輸入和輸 出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能 進(jìn)行信號(hào)傳輸。 TG C C OI uu / IO uu / C=1時(shí)， 在整個(gè)輸入電壓范圍 -5V+5V內(nèi)， 至少有一個(gè)場(chǎng)效應(yīng)管導(dǎo)通。場(chǎng)效應(yīng) 管導(dǎo)通，漏源間的溝道導(dǎo)通電阻 ou Iu 2.3.3 CMOS邏輯門(mén)系列 4000系列：早期基本的 CMOS集成邏輯門(mén)系列，后 來(lái)發(fā)展為 4000B，應(yīng)用十分廣泛。其工作電壓寬 （ 318V）、功耗低、抗干擾能力強(qiáng)，但工作速度 較慢，平均傳輸延遲時(shí)間為幾十納秒，最高工作頻 率小于 5MHz，且與 TTL不兼容。
34、74HC和 74HCT系列： 74HC系列的其工作電壓為 26V。與 4000B系列相比，其工作速度快，且?guī)ж?fù) 載能力強(qiáng)。 74HCT系列工作電壓為 4.5V5.5V，并 可與 TTL兼容。 74LVC和 74AUC系列：這種系列是近年來(lái)隨著便攜 設(shè)備的發(fā)展，要求使用體積小，功耗低、電池耗電 小的半導(dǎo)體器件，因此先后推出了低電壓 CMOS器 件 74LVC系列，及超低壓 CMOS器件 74AUC系列， 并且半導(dǎo)體制造工藝可以使它們的成本更低、速度 更快，同時(shí)大多數(shù)低電壓器件的輸入輸出電平可以 與 5V的 CMOS或 TTL電平兼容。 74VHC和 74VHCT系列：保持 74HC和 74H
35、CT系列 的功耗低等優(yōu)點(diǎn)，并且在工作速度達(dá)到 74HC和 74HCT系列的兩倍。 2.4 集成門(mén)電路的應(yīng)用注意事項(xiàng) 2.4.1 TTL門(mén)電路使用注意事項(xiàng) 2.4.2 CMOS門(mén)電路的使用注意事項(xiàng) 2.4.3 門(mén)電路之間的接口問(wèn)題 2.4.4 需要注意的其他事項(xiàng) 2.4.1 TTL門(mén)電路使用注意事項(xiàng) 1.電源電壓范圍 TTL集成電路的電源電壓允許變化范圍較窄， 54系列電源一般為 5V0.5V； 74系列電源為 5V 0.25V。因此必須使用 +5V穩(wěn)壓電源。 2.對(duì)多余輸入端的處理 對(duì)于 TTL電路，多余的輸入端是允許懸空。懸空 時(shí)，該端的邏輯輸入狀態(tài)一般都作為“ 1” 高
36、電 平對(duì)待。但最好不要懸空，這樣易受干擾。 對(duì)多余輸入端的處理以不改變邏輯關(guān)系及穩(wěn)定 可靠性為前提，要根據(jù)實(shí)際需要作適當(dāng)處理。 一種方法是將多余輸入端并聯(lián)使用。但速度會(huì)降低， 工作速度要求不高時(shí)可以采用這種方法。 另一種方法可根據(jù)邏輯關(guān)系的要求接地或接高電平。 與門(mén)（與非門(mén)）的多余輸入端可以通過(guò) 1 3K電 阻或直接接到電源正端， 或門(mén)（或非門(mén)）的多余輸入端可以接地。 3.輸出端的處理 普通 TTL門(mén)電路輸出端不允許直接并聯(lián)或接電源、 接地使用，否則將會(huì)使電路的邏輯功能混亂并損壞 器件。 TSL門(mén)電路輸出端可以并聯(lián)使用； OC門(mén)輸出端也可 以并聯(lián)使用，但公共端與電源間要接有負(fù)
37、載 RL。 CMOS電路要求輸入信號(hào)的幅度滿足 USS UDD 2.4.2 CMOS門(mén)電路的使用注意事項(xiàng) 1.電源電壓范圍 4000系列電源 315V，最大不超過(guò) 18V； HC系列電 源 26V， HCT系列 4.55.5V，最大不超過(guò) 7V。 此外， CMOS電路接電源時(shí)極性不能接反；在實(shí) 驗(yàn)或調(diào)試時(shí)，開(kāi)始先接電源后再通信號(hào)源，結(jié)束 時(shí)先關(guān)信號(hào)源后斷電源。 Iu 2.對(duì)多余輸入端的處理 對(duì)于 CMOS電路，多余的輸入端絕對(duì)不能懸空。 對(duì)多余輸入端的處理可采用輸入端并聯(lián)的方法，此 法適應(yīng)于工作速度要求不高，功耗不太
38、大時(shí)。另一 種方法也是根據(jù)邏輯關(guān)系的要求接地或接高電平。 3.輸出端的處理 普通 CMOS門(mén)電路輸出端不允許直接并聯(lián)或接電源、 接地使用。 只有 TSL門(mén)和 OD門(mén)的輸出端可以并聯(lián)使用，同樣 的，公共端與電源間要接有負(fù)載 RL。 2.4.3 門(mén)電路之間的接口問(wèn)題 （ 1）邏輯電平匹配問(wèn)題 指驅(qū)動(dòng)器件的輸出電壓要符合負(fù)載器件所 要求的高電平或低電平輸入電壓的范圍。 （ 2）電流匹配問(wèn)題 驅(qū)動(dòng)門(mén)要為負(fù)載門(mén)提供足夠大的驅(qū)動(dòng)電流。 （ 3）噪聲容限、輸入輸出電容、開(kāi)關(guān)速度等 參數(shù)需要是否滿足某些設(shè)計(jì)要求的問(wèn)題。 1.CMOS門(mén)驅(qū)動(dòng) TTL門(mén)電路連接方法 CMOS門(mén)電路作
39、為驅(qū)動(dòng)門(mén)， UOH5V， UOL0V； TTL門(mén)電路作為負(fù)載門(mén)， UIH2.0V， UIL0.8V。 電平匹配符合要求。 如 CMOS門(mén)電路 4000系列最大允許灌電流為 0.4mA， TTL門(mén)電路為 1.4 mA， CMOS4000系 列驅(qū)動(dòng)電流不足。電流不匹配。 一是選用 CMOS緩沖器，如 CC4009的驅(qū)動(dòng)電流 可達(dá) 4 mA。 二是選用高速 CMOS系列產(chǎn)品，如 CMOS的 54HC/74HC系列產(chǎn)品可以直接驅(qū)動(dòng) TTL電路。 電平： 電流： 解 決 方 法 但要注意根據(jù)電流大小計(jì)算扇出數(shù)， 負(fù)載門(mén)個(gè)數(shù)不 能超過(guò)扇出數(shù) 。 2.TTL門(mén)驅(qū)動(dòng) CMOS門(mén)的電路連接方法
40、 && R p + V C C C M O S T T L A B A B 1 1& TTL U CC F U DD C M O SCC 4049 接上拉電阻作為接口電路 采用電平移動(dòng)電路作為接口電路 2.4.4 需要注意的其他事項(xiàng) 1.注意信號(hào)干擾問(wèn)題 2.注意設(shè)計(jì)和安裝工藝，增強(qiáng)抗干擾措施 3.在 CMOS邏輯系統(tǒng)設(shè)計(jì)中，應(yīng)盡量減少電容負(fù) 載。電容負(fù)載會(huì)降低 CMOS集成電路的工作速度 和增加功耗。 此外由于 CMOS電路輸入阻抗高，易受靜 電感應(yīng)發(fā)生擊穿，除電路內(nèi)部設(shè)置保護(hù)電路外， 在使用和存放時(shí)應(yīng)注意靜電屏蔽。 本章小結(jié) 1 門(mén)電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本
41、單元。 半導(dǎo)體二極管加正向電壓時(shí)，相當(dāng)于開(kāi)關(guān)閉合；加 反向電壓時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。（單向?qū)щ娦裕? 2 在門(mén)電路中作為開(kāi)關(guān)器件的有二極管、三極管 和 MOS管。 半導(dǎo)體三極管 THBE Uu --截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)； BSB Ii --飽和，相當(dāng)于開(kāi)關(guān)閉合。 即相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。 MOS管是一種電壓控制器件。在數(shù)字電路中 MOS管 工作于可變電阻區(qū)和截止區(qū)，導(dǎo)通時(shí)相當(dāng)于開(kāi)關(guān)閉合， 截止時(shí)相當(dāng)開(kāi)關(guān)斷開(kāi)。 3 分立元件門(mén)電路是最簡(jiǎn)單的門(mén)電路，可由半導(dǎo)體 二極管、三極管構(gòu)成基本邏輯電路，是集成邏輯門(mén)電 路的基礎(chǔ)，但體積大、工作可靠性較差。 4 TTL集成邏
42、輯門(mén)電路提高了開(kāi)關(guān)速度，也使電路 有較強(qiáng)的驅(qū)動(dòng)負(fù)載的能力和抗干擾的優(yōu)點(diǎn)。 在 TTL系列中，除了有實(shí)現(xiàn)各種基本邏輯功能的門(mén)電 路以外，還有集電極開(kāi)路門(mén)和三態(tài)門(mén)，它們能夠?qū)崿F(xiàn) 線與，還可用來(lái)驅(qū)動(dòng)需要一定功率的負(fù)載。 5 CMOS電路由 PMOS管和 NMOS管組成互 補(bǔ) MOS電路，具有功耗低、集成度高、扇出系 數(shù)大、開(kāi)關(guān)速度高、噪聲容限大、抗干擾能力 強(qiáng)等優(yōu)點(diǎn)。 6 在邏輯電路使用過(guò)程中，有可能遇到不同 類型門(mén)電路間的接口問(wèn)題、門(mén)電路與負(fù)載之間 的接口問(wèn)題及抗干擾問(wèn)題等，為了更好地使用 數(shù)字集成芯片，應(yīng)熟悉 TTL和 CMOS各個(gè)系列 產(chǎn)品的外部電氣特性及主要參數(shù)，能正確處理 多余輸入端
43、，正確分析與解決這些問(wèn)題。 7常用門(mén)電路，性能比較 名 稱 優(yōu) 點(diǎn) 用 途 TTL （晶體管 -晶體管邏輯） 功耗較低、速度高，但 對(duì)電源變化敏感，抗干 擾能力不強(qiáng)。 中小規(guī)模集成電路、高 速信號(hào)處理和各種接口 應(yīng)用。 CMOS （互補(bǔ)金屬氧化物半導(dǎo) 體器件） 功耗很低、工藝簡(jiǎn)單、 集成度高、抗干擾能力 強(qiáng)，但速度一般，對(duì)靜 電破壞敏感。 中小規(guī)模集成電路、自 動(dòng)控制系統(tǒng)、數(shù)字化儀 表等。 ECL （射極耦合邏輯） 速度快、負(fù)載能力強(qiáng)， 但工藝復(fù)雜、功耗大、 抗干擾能力較弱。 中小規(guī)模集成電路、主 要用在對(duì)速度要求較高 的數(shù)字系統(tǒng)中。 I2L （集成注入邏輯）
44、 電路簡(jiǎn)單易于集成，功 耗低，但高低電平差值 小，抗干擾能力差。 不制成單個(gè)門(mén)電路，主 要在大規(guī)模、超大規(guī)模 集成電路中應(yīng)用，如大 規(guī)模邏輯陣列、存儲(chǔ)器 等。 8 常用系列門(mén)電路的主要參數(shù)表 TTL CMOS 高速 CMOS 74 74LS 74ALS 4000 74HC 74HCT UOH（ min） /V 2.4 2.7 2.7 4.6 4.4 4.4 UOL（ max） /V 0.4 0.5 0.5 0.05 0.1 0.33 IOH（ max） /mA 4 4 4 0.4 4 4 IOL（ max） /mA 16 8 8 0.4 4 4 UIH（ min） /V 2 2 2 3.5 3.15 2 UIL（ max） /V 0.8 0.8 0.8 1.5 1.35 0.8 IIH（ max） / A 40 20 20 0.1 0.1 0.1 IIL（ max） / A 1600 400 200 0.1 0.1 0.1 系 數(shù) 參 列
《數(shù)字電子技術(shù)基礎(chǔ)》集成邏輯門(mén)電路.ppt
