微型計算機原理試題答案

《微型計算機原理試題答案》由會員分享，可在線閱讀，更多相關《微型計算機原理試題答案（61頁珍藏版）》請在裝配圖網(wǎng)上搜索。

一、填空（每空 1 分，共 37 分）1、典型的微處理器的內部結構可分為：算術邏輯控制單元（ALU） 、工作寄存器、控制器和 I/O 控制邏輯等四部分組成。2、8086 是 16 位 CPU，它有 20 根地址線，可行成 1MB 的存儲器地址空間；有 16 根數(shù)據(jù)線，通過數(shù)據(jù)線能傳輸?shù)挠蟹栒麛?shù)的范圍為-32768 ~ +32767；有 2 種工作模式；總共能管理 64 級中斷源。3、中斷向量是中斷服務程序的入口地址， （也稱為中斷指針） ，在一個微機系統(tǒng)中，若有 4 片 8259A 級聯(lián)工作，能管理 29 級外部可屏蔽中斷源。4、微處理器是在統(tǒng)一的時鐘信號 CLK 控制下，按節(jié)拍進行工作的，一個 CLK 的時間（周期）稱為一個時鐘周期，它是衡量微處器快慢的一個重要參數(shù)；而衡量微處器快慢的另一重要參數(shù)是指令周期，它表示執(zhí)行一條指令所需的時間。5、8088/8086 匯編語言中語句的種類包括指令語句、偽指令語句和宏指令語句。6、微型計算機的輸入/ 輸出控制方式主要有無條件傳送方式、程序查詢方式、I/O 中斷方式和 DMA 方式等四種方式，其中 DMA 傳送方式的突出優(yōu)點是傳送過程無須處理器的控制，數(shù)據(jù)也無須經(jīng)過微處理器，而是直接在 I/O 設備與主存儲器間進行，因此節(jié)省了微處理器的時間，使傳送速率大大提高。7、在計算機系統(tǒng)中，微處理器對存儲器單元和 I/O 端口的編址方法有統(tǒng)一編址和獨立編址兩種方法，8086/8088CPU 對存儲器單元和I/O 端口的編址采用的是統(tǒng)一編址方法。當 8086CPU 工作在最小方式時，用于區(qū)分訪問存儲器或 I/O 端口的控制信號為 M/IO。8、若要給某 8086CPU 組成的微機系統(tǒng)配置 8K 字節(jié)的 SRAM 電路，若選用 1K×4 的 SRAM 芯片, 則共需 16 片。9、在某 I/O 端口的地址譯碼當中，有 3 條地址線未參加譯碼，則有 8 個重疊地址。10、8086CPU 的 RESET 信號至少應保持 4 個時鐘周期的高電平時才有效，該信號結束后，CPU 內部的 CS 為_0FFFFH__ ，IP 為_0000H__。11、物理地址由段地址和偏移地址兩部分組成。若分配給某存儲器單元的邏輯地址為 8B90H:5669H，則該單元的物理地址為 90F69 H。12、TEST BX ，[BX][SI]+28H 指令的源操作數(shù)的尋址方式為基址、變址且相對尋址。13、指令 MOV [BX]，00H 的操作類型不明確，若將其操作類型指定為字型，則正確的指令為 MOV WORD PTR [BX]，00H 。14．指令 JMP NEAR PTR L1 與 CALL L1（L1 為標號）的區(qū)別在于是否保存 IP 的內容。15、將 DL 中保存的字母 ASCII 碼變換成相應的小寫字母的 ASCII碼的邏輯指令為 OR DL，20H，而把它變換成相應的大寫字母的ASCII 碼的邏輯指令為 AND AL,5FH16、若(AX)=565BH, 則 CPU 執(zhí)行：SUB AX, C546H 指令后，CF= 1 ,OF= 1；執(zhí)行：AND AX,8219H 指令后，OF= 0。17、執(zhí)行下列三條指令后：MOV SP，1000HPUSH AXCALL BX（SP）＝0FFCH 。18、主程序與子程序之間的參數(shù)傳遞方法有寄存器參數(shù)傳遞方式、存儲單元參數(shù)傳遞方式及堆棧參數(shù)傳遞方式等三種。二、指令正誤判斷，對正確指令寫出源操作數(shù)或操作數(shù)的尋址方式，對錯誤指令寫出原因（設 VAR1, VAR2 為字變量, L1 為標號） （8 分）1.MOV BX，VAR1[SI] ；正確。SRC 的尋址方式為寄存器相對尋址。2.MOV AL, [DX] ；錯誤。DX 不能作間接寄存器用?；蚰茏鏖g接尋址用的寄存器只有：BX、SI、DI 。3.MOV BP, AL ；錯誤。類型不一致。4.MOV CS, AX ；錯誤。CS 不能作 DST。5.MOV DS, 0100H ；錯誤。當 DS、 ES、SS 作 DST 時，SRC不能為立即數(shù)尋址。6.JMP L1 ;正確。斷內直接尋址7.JMP VAR1[SI] ; 正確。斷間間接尋址8.JG L1 ；正確。段內相對尋址三、寫出完成下列要求的變量定義語句（10 分）1.在變量 var1 中保存 4 個字變量：4512H，4512,-1,100/3Var1 DW 4512H,4512,-1,100/32.在變量 var2 中保存字符串： ’XiDian’,’2010’,’LUCK’Var2 DB ’XiDian’,’2010’,’LUCK’3.在緩沖區(qū) buf1 中留出 100 個字節(jié)的存儲空間；Buf1 DB 100 DUP(?)4. 在緩沖區(qū) buf2 保存 5 個字節(jié)的 55H，再保存 10 個字節(jié)的 240,并將這一過程重復 7 次；Buf2 DB 7 DUP (5 DUP(55H),10 DUP (240))5.在變量 var3 中保存緩沖區(qū) buf1 的長度；Var3 DB LENGTH Buf1四、程序填空與分析題（共 15 分）1、分析下列程序段執(zhí)行后，求 BX 寄存器的內容（3 分）MOV CL, 3MOV BX,0B7HROL BX,1ROR BX,CLBX：0C02DH2、請在下面的程序段中空行處填寫相應語句使其完成：在 Buf 為首地址的字節(jié)單元的 Count 個無符號數(shù)中找出最大數(shù)并送入 MAX 單元的功能。 （6 分）BUF DB 5，6，7，58H，62 ，45H ，127 ，…COUNT EQU $-BUFMAX DB ?…MOV BX, OFFSET BUFMOV CX,COUNT-1MOV AL,[BX]LOP1: INC BXCMP AL,[BX]JAE NEXTMOV AL,[BX]NEXT: DEC CXJNZ LOP1MOV MAX, AL五、硬件應用題（35 分）1、74LS245 數(shù)據(jù)雙向緩沖器的引腳及功能圖如圖 1 所示。請畫出8086CPU 工作在最小方式下的系統(tǒng)數(shù)據(jù)總線 D15～D0 形成電路。（6 分）A0 A1 A2 A3 A4 A5 A6 A7 E DIR B0 B1 B2 B3 B4 B5 B6 B72 3 4 5 6 7 8 9 19 11817161514131211方向DIRE00011XA BA、B 邊均為高阻A B(a) 74LS245 邏輯及引腳 (b) 74LS245 功能圖 1 74LS245 數(shù)據(jù)雙向緩沖器的引腳及功能圖解：根據(jù) AD 15～AD 0、DEN 和 R /DT 信號功能以及 74LS245芯片引腳功能，設計的系統(tǒng)數(shù)據(jù)總線 D 15～D 0 形成電路如下圖所示。AD 15 ~ AD 8D 15 ~ D 8A 0A 7B 0B 7~~DIRE74LS245AD 7 ~ AD 0D 7 ~ D 0DT/RDENA 0A 7B 0B 7~~E74LS245DIR2、在 8086 CPU 工作在最小方式組成的微機系統(tǒng)中，擴充設計16kB 的 SRAM 電路，SRAM 芯片選用 Intel 6264,內存地址范圍為70000H~73FFFH ，試畫出此 SRAM 電路與 8086 系統(tǒng)總線的連接圖。 （7 分）解：因為 Intel 6264 的片容量為 8kB ，因此由 2 片 Intel 6264 構成連續(xù)的 RAM 存儲區(qū)域的總容量為 2×8kB=16kB 。其中 1 片Intel 6264 作為偶地址存儲器，另 1 片 Intel 6264 作為奇地址存儲器。8086 最小方式系統(tǒng)與存儲器讀寫操作有關的信號線有：地址總線 019A A ，數(shù)據(jù)總線：015D D ，控制信號： /,,,M IO RD WR BHE 。此存儲電路與 8086系統(tǒng)總線的連接如下圖所示。+5VA BHEOE70D ~D RD WR12A 131A ~A 0D 7D WE2CS 1CS 0A OE12A 0D 7D WE2CS 1CS 2AG 2BG 1G C BAY 1Y 2Y 3Y 4Y 5Y 6Y 7Y 19A 15A 14A IOM 18A 17A 16A 0A 158D ~D 626462643、在 PC/XT 系統(tǒng)總線上擴充設計一個數(shù)據(jù)輸出端口，分配給該端口的地址為 280H ，輸出端口芯片用 74LS374，輸出設備為 8 個LED 發(fā)光二極管。 （8 分）（1）畫出此輸出端口與 PC/XT 系統(tǒng)總線以及與 LED 發(fā)光二極管的連接圖。（2）編寫使 8 個 LED 發(fā)光二極管每間隔 1 秒亮一個的功能段程序（假設有 1 秒延時子程序 DELAY1S 可調用） 。解：（1）74LS374 的功能和 74LS373 相同，都是 8 位數(shù)據(jù)輸出鎖存器，不同之處是使能信號的有效形式，74LS374 的使能信號 CP 為上升沿有效。LED 發(fā)光二極管導通時流過的電流應 20mA,否則會損壞器件。設計的此輸出端口與 PC/XT 系統(tǒng)總線以及與 LED 發(fā)光二極管的連接圖如下圖所示。D 0 D 7OE CP~~74LS374D 7~D 0510×8A 8A 6A 5A 4A 3A 2A 1A 0IOW AEN+5VA 9A 7Q 0Q 7（2）編寫使 8 個 LED 發(fā)光二極管每間隔 1 秒亮一個的功能段程序如下：MOV DX,280H MOV AL,01HLOP:OUT DX,AL ；使 Q 0 對應的 LED 發(fā)光二極管亮CALL DELAY1S ；調用 1 秒延時子程序ROL AL ，1 JMP LOP4、在以 8086 構成的最大方式系統(tǒng)中，有一片 8254 的端口地址分別為 301H 、303H 、305H 和 307H ，給定的外部時鐘為 512kHz 。要求利用計數(shù)器 1 和 2 產生如圖 2 所示的周期信號，畫出 8254與 8086 最大方式系統(tǒng)（地址線只使用 A0～A9 ）的連接圖。并編寫初始化程序。 （8 分）1.5ms3s圖 2 8254 所要產生的周期信號解：設給定的外部時鐘為 CLK ，其周期 T = 1/512kHz = 1.953125μs 。為了產生如圖 2 所示的周期信號，應該采用方式 2，但在方式 2 下，其低電平時間僅為一個時鐘周期，因此，利用一個計數(shù)通道無法實現(xiàn)這個任務?，F(xiàn)在采用計數(shù)器 1 和計數(shù)器 2 聯(lián)合，先利用計數(shù)器 1 產生周期為 1.5ms 的周期信號，然后將輸出 OUT1信號作為計數(shù)器 2 的時鐘輸入 CLK2，這樣可以實現(xiàn)題目的要求。對于計數(shù)器 1，工作方式可以選用方式 2 或方式 3，一般采用方式3，這樣可以使產生的信號（近似）對稱，其時常數(shù) CR1 = 1.5ms/1.953125μs = 768 ，需要采用 16 位的時常數(shù)表示。對于計數(shù)器 2，工作方式只能選用方式 2，其時常數(shù) CR2 =（3s +1.5ms ）/ 1.5ms = 2001, 也需要采用 16 位的時常數(shù)表示。根據(jù)上面分析和題目給定的條件，可以畫出 8253 的地址譯碼電路和連接圖，如下圖所示。8086CPU 最大方式系統(tǒng)總線A2A1IOW IOR D 15D 8~o A9o A8A3A6A5A4A7oBHE Intel 8253D 7D 0~A0A1RD WR CSCLK1GATE1OUT1CLK2GATE2OUT2+5V+5V 512kHz 產生信號8253 的初始化程序段如下：MOV DX,307H；寫計數(shù)器 1 方式控制字MOV AL,0111 0110BOUT DX,ALMOV DX,303H；寫計數(shù)器 1 時常數(shù)MOV AX,768OUT DX,AL XCHG AL,AH OUT DX,ALMOV DX,307H；寫計數(shù)器 2 方式控制字MOV AL,1011 0100BOUT DX,ALMOV DX,305H；寫計數(shù)器 2 時常數(shù)MOV AX,2001OUT DX,AL XCHG AL,AH OUT DX,AL5、在 8088 最大方式系統(tǒng)中，有一片 8255A ，其端口地址為8000H~8003H ，編寫完整的 8086 匯編語言程序，實現(xiàn)使端口 A 的低 4 位產生如圖 3 所示的信號(各個信號的節(jié)拍不必嚴格相等)。（6 分）PA0PA1PA2PA3圖 3 端口 A 信號波形解：為使 8255A 的端口 A 產生如圖 10.16 所示的信號，可以將端口 A 設定成方式 0 輸出，端口 B 和 C 與本題無關，均設定為方式0 輸出。端口 A 低 4 位的波形為分頻形式，因此，可以通過計數(shù)方式實現(xiàn)。完整的 8086 匯編語言程序如下：CODE SEGMENTASSUME CS:CODESTART:MOV DX, 26H ；設定 8255A 的工作方式MOV AL, 1000 0000BOUT DX,ALMOV DX, 20H ；產生指定的信號XOR AL,ALOUT DX,ALREP1:MOV CX,4REP2:INC ALOUT DX,ALLOOP REP2XOR AL,ALJMP REP1MOV AH,4CH ；返回 DOS 操作系統(tǒng)INT 21HCODE ENDSEND START《微型計算機原理及應用》試題庫及答案16.微型計算機由（微處理器） 、 （存儲器）和（ I/O 接口電路）組成。17.8086CPU 寄存器中負責與 I/O 端口交換數(shù)據(jù)的寄存器為（AX,AL）18.總線有數(shù)據(jù)總線、地址總線、控制總線組成，數(shù)據(jù)總線是從微處理器向內存儲器、I/O 接口傳送數(shù)據(jù)的通路；反之，它也是從內存儲器、I/O 接口向微處理器傳送數(shù)據(jù)的通路，因而它可以在兩個方向上往返傳送數(shù)據(jù)，稱為（雙向總線） 。19.一個微機系統(tǒng)所具有的物理地址空間是由(地址線的條數(shù))決定的，8086 系統(tǒng)的物理地址空間為（1M）字節(jié)。20.運算器包括算術邏輯部件（ ALU） ，用來對數(shù)據(jù)進行算術、邏輯運算，運算結果的一些特征由（標志寄存器）存儲。21.控制寄存器包括指令寄存器、指令譯碼器以及定時與控制電路。根據(jù)（指令譯碼）的結果，以一定的時序發(fā)出相應的控制信號，用來控制指令的執(zhí)行。22.根據(jù)功能不同，8086 的標志為可分為（控制）標志和（狀態(tài)）標志位。23.8086/8088CPU 內部有（14）個（16 位）的寄存器。24.在 8086/8088 的 16 位寄存器中，有（4）各寄存器可拆分為 8位寄存器使用。他們是（AX,BX,CX,DX）, 他們又被稱為（通用寄存器） 。25.8086/8088 構成的微機中，每個主存單元對應兩種地址（物理地址）和（邏輯地址） 。26.物理地址是指實際的（ 20）為主存儲單元地址，每個存儲單元對應唯一的物理地址，其范圍是（00000H-FFFFFH） 。27.8088 的 ALE 引腳的作用是（鎖存復用線上的地址） 。28.在 8088 讀存儲器周期中，采樣 Ready 線的目的是（確定是否在 T3 周期后插入 Tw周期） 。29.8088 在訪問 4 個當前段時，代碼段、數(shù)據(jù)段及堆棧段的偏移量分別由（IP） 、 （由尋址方式?jīng)Q定的 16 位偏移量）和（SP）提供。30.堆棧按照___先進后出___原則工作，使用 ____堆棧指針___指明棧頂位置。31.在 IBM－PC/XT 中，外設是通過（8259）器件對 CPU 產生中斷請求。這些中斷的中斷類型碼為（08H— OFH） 。32.8086 最多能處理（256 ）種中斷。33.8086/8088 的中斷響應了兩個總線周期，從（INTA ）引腳輸出兩個負脈沖，第一個總線周期完成， （通知 I/O 接口，CPU 已響應外部中斷請求，使被響應的 I/O接口把自己的中斷類型號送到數(shù)據(jù)總線的低 8 位 D0-D7 上） ，第二個總線周期完成（通過 CPU 的地址/數(shù)據(jù)引腳 AD0-AD7 將信號傳輸給 CPU）34.8088 中的指令 INT n 用（n）指定中斷類型。35.一片 8255A 端口 A 有（3）種工作方式，端口 B 有（2）種工作方式。36.宏匯編語言程序被匯編時，指令語句產生代碼指令，偽指令語句不產生代碼指令，宏指令語句可能產生也可能不產生代碼指令。37.調用程序、子程序傳送參數(shù)的方法通常有寄存器、內存和堆棧三種方法。38.偽指令 EQU、DB、DW、MACRO 的標號名字域必須有名字或標號的偽指令為 EQU、MACRO 。，若源操作數(shù)的類型屬性為字，則目的操作數(shù)在 DX:AX 中。43.請給出標志寄存器中標志位 OF、IF 、SF、ZF、PF、CF 的說明: OF 溢出、IF 中斷、SF 符號、ZF 零、PF 奇偶、CF 進位。44.堆棧是按照先進后出原則組織的一片連續(xù)的存儲區(qū)域。45.變址尋址的有效地址是變址寄存器的內容與地址位移量代數(shù)和。46.指令 XLAT 通常用于查表操作，在使用該指令前，應把表首的偏移首地址送入 BX，待轉換的代碼在表中的序號送 AL。47.若要求不產生匯編錯誤，則字符串 'ABC'只能出現(xiàn)在偽指令 DB中。48.實模式下，對于指令 MOV AX，DS：[BX]執(zhí)行前 DS=1000H， BX=11H，則操作數(shù) DS：[BX]的有效地址為 0011H。注：有效地址指段內的偏移量。49.為下述情況各舉一例。⑴寄存器與存儲單元內容相加送寄存器 ADD AL, [BX]。⑵寄存器互送 MOV AX, BX。⑶將標志寄存器進棧 PUSHF。⑷立即數(shù)與寄存器內容相加送寄存器 ADD AX, 1234H。⑸將 48H、5AH 存入字節(jié)數(shù)據(jù)區(qū) ARRAYB ARRAYB DB 48H , 5AH。一、單項選擇題1. CPU 包括（ C ）兩部分。A、ALU 和累加器B、ALU 和控制器C、運算器和控制器D、ALU 和主存儲器2. 財務會計方面的計算機應用屬于 (B )。A、科學計算B、數(shù)據(jù)處理C、輔助設計D、實時控制3. 采用十六進制書寫二進制數(shù)，位數(shù)可以減少到原來的( C )。A、1／2B、1／3C、1／4D、1／54. 用二一十進制數(shù)表示一位十進制數(shù)的二進制位是( D )。A、1 位B、2 位C、3 位D、4 位5. 如果指令中的地址碼就是操作數(shù)的有效地址，那么這種尋址方式稱為(B )。A、立即尋址B、直接尋址C、間接尋址D、寄存器尋址6. Cache 的主要特點之—是( B)。A、存儲量大B、存取速度快C、價格便宜D、價格便宜但容量小7. 在主機與外圍設備進行數(shù)據(jù)交換時，為解決兩者之間的同步與協(xié)調、數(shù)據(jù)格式轉換等問題，必須要引入( C )。A、數(shù)據(jù)緩沖寄存器B、I／ O 總線C、I/O 接口D、串并移位器8. 在采用 DMA 方式的 I/O 系統(tǒng)中，其基本思想是在以下部件或設備之間建立直接的數(shù)據(jù)通路，這指的是( B )。A、CPU 與外圍設備B、主存與外圍設備C、外設與外設D、CPU 與主存9. 集成電路計算機屬于第（ D）代計算機。A ． “一”B ． “二”C ． “三”D ． “四”10. 堆棧是一種（B ）存貯器。A ．順序B ．先進后出C ．只讀D ．先進先出11. 在多級存儲體系中， “ cache —主存”結構的作用是解決（D）的問題。A ．主存容量不足B ．主存與輔存速度不匹配C ．輔存與 CPU 速度不匹配D ．主存與 CPU 速度不匹配12. 如指令中的地址碼就是操作數(shù)，那么這種尋址方式稱為（A ） 。A ．立即尋址B ．直接尋址C ．間接尋址D ．寄存器尋址14. 某數(shù)在計算機中用 8421BCD 碼表示為 0011 1001 1000 ，其真值為（A） 。A ． 398B ． 398HC ． 1630QD ． 1110011000B15. 字符的編碼，目前在微機中最普遍采用的是( C )。A.BCD 碼B.16 進制C.ASCⅡ碼D.格雷碼16. 在存儲體系中，輔存的作用是（D）A.彌補主存的存取速度不足B.縮短主存的讀寫周期C.減少 CPU 訪問內存的次數(shù)D.彌補主存容量不足的缺陷17. 以下敘述正確的是（C）A.ASCII 編碼可以表示漢字的編碼B.漢字輸入編碼都是根據(jù)字音進行的編碼C.漢字輸入碼可以根據(jù)漢字字形編碼D.漢字字形碼都是將漢字分解成若干“點”組成的點陣18. [x]補=11011100B，則 x 的真值為（A ）A.-36DB.92DC.-28DD.5CH19. 計算機軟件是指（D）A.操作系統(tǒng)B.匯編程序C.用戶程序D.所有程序及文檔的統(tǒng)稱20. 目前微型機系統(tǒng)上廣泛使用的機械式鼠標是一種（ A ）A.輸入設備B.輸出設備C.輸入輸出設備D.顯示設備組成之一21. 二進制數(shù) 1001101B 的十進制數(shù)表示為（ C ）A.4DHB.95DC.77DD.9AD22. 十進制小數(shù)轉換成十六進制數(shù)可采用（ B ）A.除基（10）取余法B.除基（16）取余法C.乘基（10）取整法D.乘基（16）取整法23. 家用電腦是指（ D ）A.家用電器B.家庭電影院C.家庭音響設備D.家用計算機24. 在 8421 碼表示的二 —十進制數(shù)中，代碼 1001 表示( C )A.3B.6C.9D.125. 目前普遍使用的微型計算機采用的電路是( D )A.電子管B.晶體管C.集成電路D.超大規(guī)模集電成路26. 8 位定點原碼整數(shù) 10100011B 的真值為( B )A.+0100011B. -0100011C.+1011101D. -101110127. 現(xiàn)代計算機通常是將處理程序存放在連續(xù)的內存單元中，CPU在執(zhí)行這個處理程序時，使用一個寄存器來指示程序的執(zhí)行順序，這個寄存器為（ D ） 。A．指令寄存器 B．指令譯碼器C．指令緩沖寄存器 D．指令指針寄存器28. 某計算機字長為 16 位，其內存容量為 1024K 字節(jié)，按字編址，它的尋址空間為（ D ） 。A. 512KBB.512KC. 1024KBD. 1024K29.若指令的運算結果不為 0 且低 8 位中“1”的個數(shù)為偶數(shù)，則標志寄存器中 ZF 和 PF 的狀態(tài)為（ B） 。A. 0，0 B ．0，1 C．1 ，0 D．1，130.指令“MOV AX，[BX+20H]”源操作數(shù)的尋址方式為（ C ） 。A．寄存器尋址 B．寄存器間接尋址 C．寄存器相對尋址 D．以上均不對31. 根據(jù)下面定義的數(shù)據(jù)段：DSEG SEGMENTDAT1 DB `1234`DAT2 DW 5678HDAT3 DD 12345678HADDR EQU DAT3-DAT1DSEG ENDS執(zhí)行指令 MOV AX, ADDR 后，AX 寄存器中的內容是（ C ） 。A. 5678HB. 0008HC. 0006HD. 0004H32.在 8086 系統(tǒng)的中斷向量表中，若從 0000H：005CH 單元開始由低地址到高地址依次存放 10H、20H、30H 和 40H 四個字節(jié)，則相應的中斷類型碼和中斷服務程序的入口地址分別為（A） 。A．17H，4030H：2010H B．17H，2010H：4030HC．16H，4030H：2010H D．16H，2010H：4030H33.在 DMA 控制器 8237 控制下進行“寫傳送”時，8237 需先后向 I/O 接口和存儲器發(fā)出的控制信號是（ B ） 。A．IOR,MEMR B．IOW,MEMRC．IOR,MEMW D． IOW,MEMW34.下面是關于可編程中斷控制器 8259A 的敘述，其中錯誤的是（ B ） 。A.8259A 具有優(yōu)先級管理的功能B.8259A 具有辨認中斷源的功能C.8259A 具有向 CPU 提供中斷向量的功能D.一片 8259A 可管理 8 級中斷35. CPU 和主存之間增設高速緩存（Cache）的主要目的是（ B ） 。A. 擴大主存容量B. 解決 CPU 和主存之間的速度匹配問題C. 提高存儲器的可靠性D. 以上均不對36. 中斷向量可提供（ D ）A. 被選中設備的地址B. 傳送數(shù)據(jù)的起始地址C. 主程序的斷點地址