邏輯運算與集成邏輯門ppt.ppt

《邏輯運算與集成邏輯門ppt.ppt》由會員分享，可在線閱讀，更多相關《邏輯運算與集成邏輯門ppt.ppt（73頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1 第二章 基本邏輯運算與集成邏輯門 2 2 1基本邏輯關系 2 2門電路概述 2 3TTL與非門 2 4其它類型的TTL門電路 2 5MOS門電路 3 邏輯變量 邏輯函數(shù) 真值表 一 邏輯函數(shù)與邏輯變量 一個結論成立與否 取決于與其相關的前提條件是否成立 結論與前提條件之間的因果關系叫邏輯函數(shù) 通常記作 F f A B C 邏輯函數(shù)F也是一個邏輯變量 叫做因變量或輸出變量 A B C 叫做自變量或輸入變量 4 邏輯變量只有 真 假 兩種可能 在邏輯數(shù)學中 把 真 假 稱為邏輯變量的取值 簡稱邏輯值 通常用 1 表示 真 用 0 表示 假 稱之為正邏輯 二 真值表 描述邏輯函數(shù)F與邏輯變量 A B C 之間真假關系的表格 稱之為真值表 5 基本邏輯關系 與 and 或 or 非 not 2 1基本邏輯關系 一 與 邏輯 與邏輯 決定事件發(fā)生的各條件中 所有條件都具備 事件才會發(fā)生 成立 規(guī)定 開關合為邏輯 1 開關斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 6 邏輯符號 邏輯式 F A B C 邏輯乘法邏輯與 真值表 真值表特點 任0則0 全1則1 與邏輯運算規(guī)則 0 0 00 1 01 0 01 1 1 7 二 或 邏輯 或邏輯 決定事件發(fā)生的各條件中 有一個或一個以上的條件具備 事件就會發(fā)生 成立 規(guī)定 開關合為邏輯 1 開關斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 8 真值表 邏輯符號 邏輯式 F A B C 邏輯加法邏輯或 真值表特點 任1則1 全0則0 或邏輯運算規(guī)則 0 0 00 1 11 0 11 1 1 9 三 非 邏輯 非 邏輯 決定事件發(fā)生的條件只有一個 條件不具備時事件發(fā)生 成立 條件具備時事件不發(fā)生 規(guī)定 開關合為邏輯 1 開關斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 10 邏輯符號 邏輯非邏輯反 真值表特點 1則0 0則1 邏輯式 運算規(guī)則 11 四 幾種常用的邏輯關系邏輯 與 或 非 是三種基本的邏輯關系 任何其它的邏輯關系都可以以它們?yōu)榛A表示 與非 條件A B C都具備 則F不發(fā)生 其他幾種常用的邏輯關系如下表 12 或非 條件A B C任一具備 則F不發(fā)生 異或 條件A B有一個具備 另一個不具備則F發(fā)生 同或 條件A B相同 則F發(fā)生 13 與或非運算 邏輯表達式為 14 基本邏輯關系小結 15 門電路的作用 是用以實現(xiàn)邏輯關系的電子電路 與基本邏輯關系相對應 門電路的主要類型 與門 或門 與非門 或非門 異或門等 門電路的輸出狀態(tài)與賦值對應關系 正邏輯 高電位對應 1 低電位對應 0 混合邏輯 輸入用正邏輯 輸出用負邏輯 或者輸入用負邏輯 輸出用正邏輯 一般采用正邏輯 負邏輯 高電位對應 0 低電位對應 1 2 2門電路概述 16 在數(shù)字電路中 對電壓值為多少并不重要 只要能判斷高低電平即可 K開 VO輸出高電平 對應 1 K合 VO輸出低電平 對應 0 17 門 電子開關 滿足一定條件時 電路允許信號通過 開關接通 開門狀態(tài) 關門狀態(tài) 條件不滿足時 信號通不過 開關斷開 18 開關作用 二極管 反向截止 開關接通 開關斷開 三極管 C E 飽和區(qū) 截止區(qū) 開關接通 開關斷開 正向?qū)?19 三極管的開關特性 20 一 二極管與門和或門電路1 與門電路 21 2 或門電路 22 二 三極管非門電路 23 1 體積大 工作不可靠 2 需要不同電源 3 各種門的輸入 輸出電平不匹配 分立元件門電路的缺點 采用類似的方法還可以構成或非門 異或門等 24 2 3TTL與非門 數(shù)字集成電路 在一塊半導體基片上制作出一個完整的邏輯電路所需要的全部元件和連線 使用時接 電源 輸入和輸出 數(shù)字集成電路具有體積小 可靠性高 速度快 而且價格便宜的特點 TTL型電路 輸入和輸出端結構都采用了半導體晶體管 稱之為 Transistor TransistorLogic 25 2 3 1TTL與非門的基本原理 一 結構 26 輸入級 輸出級 中間級 T1 多發(fā)射極晶體管 實現(xiàn) 與 運算 27 非 與非門 輸出級 與 28 1 任一輸入為低電平 0 3V 時 0 7V 不足以讓T2 T5導通 二 工作原理 29 0 7V uo 5 uR2 ube3 ube4 3 4V高電平 邏輯關系 任0則1 30 電位被嵌在2 1V 全反偏 1V 2 輸入全為高電平 3 4V 時 31 全反偏 uF 0 3V 邏輯關系 全1則0 32 一 電壓傳輸特性 2 3 2TTL與非門的特性和技術參數(shù) 33 UOL 0 3V 傳輸特性曲線 UOL 0 3V 閾值UT 1 4V 理想的傳輸特性 輸出高電平 輸出低點平 34 1 輸出高電平UOH 輸出低電平UOL UOH 2 4VUOL 0 4V便認為合格 典型值UOH 3 4VUOL 0 3V 2 閾值電壓UT ui UT時 認為ui是低電平 ui UT時 認為ui是高電平 UT 1 4V 35 二 輸入 輸出負載特性 1 前后級之間電流的聯(lián)系 分兩種情況討論 1 前級輸出為高電平時 2 前級輸出為低電平時 36 前級輸出為高電平時 前級 后級 級間電流 流出前級 記為IOH 拉電流 拉電流能力 維持UOH時 所允許的最大拉電流值 37 前級輸出為低電平時 前級 后級 級間電流 流入前級 記為IOL 約1 4mA 稱為灌電流 38 灌電流的計算 39 2 扇出系數(shù) 扇出系數(shù) 與非門電路輸出能驅(qū)動同類門的個數(shù) 前級輸出為高電平時 40 前級輸出為低電平時 41 3 輸入端通過電阻R接地 問題 這時 輸入是 1 還是 0 42 R較小時 ui UT T2不導通 輸出高電平 R增大時 R ui ui UT時 輸出低電平 43 計算臨界電阻值 即 當R 1 45k 時 可以認為輸入為 1 當R 1 45k 時 可以認為輸入為 0 44 以上分析說明 懸空的輸入端相當于接高電平 為了防止干擾 一般將懸空的輸入端接高電平 TTL與非門在使用時多余輸入端處理 1 接 5V 2 若懸空 UI 1 3 輸入端并聯(lián)使用 45 4 平均傳輸時間 tpd1 tpd2 典型值 3 10ns 46 如 TTL門電路芯片 四2輸入與非門 型號74LS00 地GND TTL門電路芯片簡介 外形 電源VCC 5V 47 2 4其它類型的TTL門電路 2 4 1集電極開路的與非門 OC門 一 問題的提出 標準TTL與非門進行與運算 能否 線與 OpenCollector 48 TTL與非門的輸出電阻很低 這時 直接線與會使電流i劇烈增加 i 功耗 T4熱擊穿 UOL 與非門2 不允許直接 線與 與非門1截止 與非門2導通 UOH UOL 與非門1 問題 TTL與非門能否直接線與 49 集電極懸空 應用時輸出端要接一上拉負載電阻RL 二 OC門結構 特點 RL和UCC可以外接 50 1 OC門可以實現(xiàn) 線與 功能 分析 F1 F2 F3任一導通 則F 0 F1 F2 F3全截止 則F 1 F F1F2F3 OC門的應用 51 實現(xiàn)電平轉(zhuǎn)換 抬高輸出高電平 OC門輸出的低電平UOL UCES5 0 3V 高電平UOH UCC ICEO5RC UCC 所以 改變電源電壓可以方便地改變其輸出高電平 OC門的這一特性 被廣泛用于數(shù)字系統(tǒng)的接口電路 實現(xiàn)前級和后級的電平匹配 52 驅(qū)動非邏輯性負載 圖2 22 a 是用來驅(qū)動發(fā)光二極管 LED 的 當OC門輸出UOL時 LED導通發(fā)光 當OC門輸出UOH時 LED截止熄滅 53 2 4 2三態(tài)門 E 控制端 一 結構 54 二 工作原理 1 控制端E 0時的工作情況 55 2 控制端E 1時的工作情況 56 功能表 三 三態(tài)門的符號及功能表 功能表 57 三態(tài)門主要作為TTL電路與總線間的接口電路 四 三態(tài)門的用途 工作時 E1 E2 E3分時接入高電平 58 2 5MOS門電路 MOS電路的特點 2 是電壓控制元件 靜態(tài)功耗小 3 允許電源電壓范圍寬 3 18V 4 扇出系數(shù)大 抗噪聲容限大 優(yōu)點 1 工藝簡單 集成度高 缺點 工作速度比TTL低 59 2 5 1CMOS反相器 1 工作原理 vi vGSN vGSP TN TP vO 0V 0V 10V 截止 導通 10V 10V 10V 0V 導通 截止 0V VTN 2V VTP 2V 邏輯圖 邏輯表達式 60 與非門 1 CMOS與非門 a 電路結構 b 工作原理 VTN 2V VTP 2V 2 5 2CMOS邏輯門 61 或非門 2 CMOS或非門 VTN 2V VTP 2V N輸入的或非門的電路的結構 輸入端增加有什么問題 62 1 CMOS漏極開路門的提出 輸出短接 在一定情況下會產(chǎn)生低阻通路 大電流有可能導致器件的損毀 并且無法確定輸出是高電平還是低電平 2 5 3CMOS漏極開路 OD 門 0 1 63 2 漏極開路門的結構與邏輯符號 c 可以實現(xiàn)線與功能 電路 邏輯符號 b 與非邏輯不變 漏極開路門輸出連接 a 工作時必須外接電源和電阻 64 2 上拉電阻對OD門動態(tài)性能的影響 Rp的值愈小 負載電容的充電時間常數(shù)亦愈小 因而開關速度愈快 但功耗大 且可能使輸出電流超過允許的最大值IOL max 電路帶電容負載 Rp的值大 可保證輸出電流不能超過允許的最大值IOL max 功耗小 但負載電容的充電時間常數(shù)亦愈大 開關速度因而愈慢 65 只有一個OD門導通 為保證低電平輸出OD門的輸出電流不能超過允許的最大值IOL max 且VO VOL max RP不能太小 當VO VOL IIL total 66 當VO VOH 為使得高電平不低于規(guī)定的VIH的最小值 則Rp的選擇不能過大 67 2 5 4CMOS傳輸門 雙向模擬開關 1 CMOS傳輸門電路 邏輯符號 68 V1管 當UGBN UTN時 V1產(chǎn)生溝道 當UGBNUTP時 V2的溝道消失 69 2 CMOS傳輸門電路的工作原理 GSN VTN TN截止 開關斷開 不能轉(zhuǎn)送信號 GSP 0 TP截止 70 2 CMOS傳輸門電路的工作原理 GSN VTN TN導通 開關閉合 能轉(zhuǎn)送信號 UGBP UTP TP導通 71 把一個傳輸門TG和一個非門按圖2 30 a 連接起來 即可構成模擬開關 其符號如圖2 30 b 所示 當C 1時 開關接通 當C 0時 開關斷開 該模擬開關也是雙向器件 圖2 30CMOS模擬開關 a 電路 b 符號 72 2 5 5CMOS三態(tài)門電路 1 0 0 1 1 截止 導通 1 0 0 截止 導通 0 1 0 截止 截止 X 1 邏輯功能 高電平有效的同相邏輯門 0 1 73 CMOS邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達到或者超過TTL器件的水平 CMOS器件的功耗低 扇出數(shù)大 噪聲容限大 靜態(tài)功耗小 動態(tài)功耗隨頻率的增加而增加 2 6CMOS邏輯門電路的技術參數(shù) CMOS門電路各系列的性能比較