中國海洋大學(xué)計(jì)算機(jī)組成原理-期末模擬-參考答案

《中國海洋大學(xué)計(jì)算機(jī)組成原理-期末模擬-參考答案》由會員分享，可在線閱讀，更多相關(guān)《中國海洋大學(xué)計(jì)算機(jī)組成原理-期末模擬-參考答案（4頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、中國海洋大學(xué)2017 春季學(xué) 期末模擬考試試卷 信息科學(xué)與工程 學(xué)院《計(jì)算機(jī)組成原理》課程試題(A卷) 優(yōu)選專業(yè)年級 計(jì)算機(jī)科學(xué)與技術(shù)2007級 學(xué)號 姓名 授課教師 座號 共3頁 第1頁 考試說明：本課程為開卷考試，可攜帶繪圖文具，滿分為：100分。 題號 一 二 三 四 五 六 總分 得分 一、選擇恰當(dāng)?shù)拇鸢?每題1分，共20分) 1． 下列說法中__C__是正確的。

2、 A．加法指令的執(zhí)行周期一定要訪存；B．加法指令的執(zhí)行周期一定不訪存； C．指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存； D．指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。 2. 垂直型微指令的特點(diǎn)是__C__。 A.微指令格式垂直表示;B.控制信號經(jīng)過編碼產(chǎn)生;C.采用微操作碼; D.采用微指令碼 3. 常用的虛擬存儲器尋址系統(tǒng)由_A__兩級存儲器組成。 A．主存－輔存； B．Cache－主存； C．Cache－輔存； D．主存—硬盤。 4 float型數(shù)據(jù)采用IEEE 754單精度浮點(diǎn)數(shù)格式表示，若編譯器將float型變量x分配在一個(gè)32位浮

3、點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是__ A ___ A.C104 0000H B.C242 0000H C.C184 0000H D.C1C2 0000H 5．浮點(diǎn)數(shù)的表示范圍和精度取決于_C__。 A．階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B．階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)； C．階碼的位數(shù)和尾數(shù)的位數(shù)； D．階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。 6．下列敘述中__B_是正確的。 A.控制器產(chǎn)生的控制信號稱為微指令; B.微程序控制器比硬布線控制器更加靈活； C.微處理器的程序稱為微程序； D.指令就是微指令。 7．下列器件

4、中存取速度最快的是__C__。 A．Cache； B．主存； C．寄存器； D．輔存。 8．直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是__C__。 A．直接、立即、間接； B．直接、間接、立即； C．立即、直接、間接； D．立即、間接、直接。 9．計(jì)算機(jī)中表示地址時(shí)，采用__D__。 A．原碼； B．補(bǔ)碼； C．反碼； D．無符號數(shù)。 10．微程序放在__B__中。 A．存儲器控制器； B．CPU； C．主存儲器； D．Cache。 共3頁 第2頁 11．在CPU的寄存器中，__B_對用戶是完全透明的。 A．程序計(jì)數(shù)器；B．指令

5、寄存器；C．狀態(tài)寄存器；D．通用寄存器。 12．以下敘述中錯(cuò)誤的是_B__。 A.指令周期的第一個(gè)操作是取指令; B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令; C.取指令操作是控制器自動(dòng)進(jìn)行的; D.指令第一字節(jié)含操作碼。 13．主存和CPU之間增加高速緩沖存儲器的目的是_A__。 A．解決CPU和主存之間的速度匹配問題；B．?dāng)U大主存容量； C．既擴(kuò)大主存容量，又提高了存取速度； D．?dāng)U大輔存容量。 14．下列__D__種說法有誤差。 A．任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；B．任何二進(jìn)制小數(shù)都可用十進(jìn)制表示； C．任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D．任何十進(jìn)制小數(shù)都可

6、用二進(jìn)制表示。 ●15．某計(jì)算機(jī)字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍是_B___。 A．128K；B．64K；C．64KB；D．128KB。 16．指令系統(tǒng)中采用不同尋址方式的目的主要是__B__。 A．可降低指令譯碼難度；B．縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性； C．實(shí)現(xiàn)程序控制； D．尋找操作數(shù)。 17．下列敘述中_A__是正確的。 A．主存可由RAM和ROM組成；B．主存只能由ROM組成； C．主存只能由RAM組成； D．主存只能由SRAM組成。 18．某機(jī)字長8位，采用補(bǔ)碼形式（其中1位為符號位），則機(jī)器數(shù)所能表示

7、的范圍是__C__。 A．-127 ～ 127； B．-128 ～ +128； C．-128 ～ +127； D．-127 ～ +128。 19．Cache的地址映象中__B___比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲器來實(shí)現(xiàn)。 A．直接映象；B．全相聯(lián)映象；C．組相聯(lián)映象；D．以上都有。 20．在控制器的控制信號中，相容的信號是__C_的信號。 A．可以相互替代；B．可以相繼出現(xiàn)；C．可以同時(shí)出現(xiàn)；D．不可以同時(shí)出現(xiàn)。 二、填空題（每空1分，共計(jì)20分） 1．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正

8、數(shù)為__2127(1-2-23)___，最小正數(shù)為___2-129___，最大負(fù)數(shù)為__-2-128(2-1+2-23)___，最小負(fù)數(shù)為__-2127_____。 2．CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為_IR(或指令寄存器)_；保存下一條指令地址的寄存器為_ PC(或程序計(jì)數(shù)器)_；保存CPU訪問地址的寄存器為__ AR(或地址寄存器)_。 3．微指令格式可分為__水平_型和__垂直_型兩類，其中_垂直__型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。 4．在寫操作時(shí)，對Cache與主存單元同時(shí)修改的方法稱作__寫通法(或?qū)懼边_(dá)法)_，若每次只暫時(shí)寫入Cache，直到替換時(shí)才

9、寫入主存的方法稱作__寫回法(或標(biāo)志交換)___。 ●5．在小數(shù)定點(diǎn)機(jī)中，采用1位符號位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時(shí)，其對應(yīng)的真值分別為__-0___、__-1____和__-(1-2-7)(或-127/128)____（均用十進(jìn)制表示）。 ●6．十進(jìn)制負(fù)數(shù): -102/27 (注：27為分母),原碼表示為__11100110__,補(bǔ)碼表示為___10011010_,反碼表示為____10011001_,移碼表示為___無__。(用8位二進(jìn)制數(shù)表示,最高位表示符號位). 7．全加器可以由____2___個(gè)半加器構(gòu)成. 三．填對負(fù)數(shù)求補(bǔ)的一個(gè)簡易

10、方法是：將符號位置為1，數(shù)值部分從低位向高位方向，所遇到的連續(xù)若干個(gè)“0”及第一個(gè)“1”保持不變，比第一個(gè)“1”高的各位按位變反即得。試由基本的求補(bǔ)方法推導(dǎo)證明:為什么該簡易方法正確？ (共5分) 假設(shè)X為負(fù)定點(diǎn)小數(shù)，則根據(jù)補(bǔ)碼定義， [X]補(bǔ)=2+X 其中 -1≤X＜0 (1) 我們設(shè)X=-0.X1X2Xn 根據(jù)上述補(bǔ)碼定義，得知 [X]補(bǔ)=2+X=2-0.X1X2Xn 因?yàn)?=1.111 + 0.0001 所以[X]補(bǔ)=1.111 - 0.X1X2Xn + 0.0001 =1.X1X2Xn +

11、0.0001 (2) 假設(shè)上述（2）式，X1X2Xn 中 X1X2XiXn 假定Xi=1，Xi+1==Xn=0,即滿足所遇到的連續(xù)若干個(gè)“0”及第一個(gè)“1”， 則根據(jù)（2）式，對Xi=1，Xi+1==Xn求反加1，仍然保持不變。而從X1X2到Xi-1，求反即可。 因此本方法簡易方法正確。 四．用定點(diǎn)補(bǔ)碼二位乘計(jì)算X?Y,已知X=–0.1101, Y=0.1011 (共5分)---(答案見下頁) 五．有一個(gè)8位機(jī), CPU提供地址總線16位(A0~A15)、數(shù)據(jù)總線8位(D0~D7)及R/控制信號,目前的存儲器容量為8KB,其中4KB為ROM,采用2

12、K8位的芯片,其地址范圍為0000H~0FFFH; 4KB為SRAM,采用4K2位芯片,其地址范圍為4000H~4FFFH。問：(共20分) (1) 需要的RAM和ROM芯片各多少個(gè)？ (2) 畫出CPU與存儲器之間的連接圖(采用4-16譯碼器). 答:(1)需要的RAM芯片4個(gè)，需要ROM芯片2個(gè)（此題滿分得分4分，每個(gè)2分） (2) (共16分，其中評分依據(jù)：4-16譯碼器3分，ROM的片選信號4分，數(shù)據(jù)線3分，控制線3分，地址線3分) 六．假設(shè)指令字長為16位，操作數(shù)的地址碼為6位，指令有零地址、一地址、二地址三種格式。(共10分) (1) 設(shè)操作碼固定,若零地址指令有P種,一地址指令有Q種,則二地址指令最多有幾種？ (2) 采用擴(kuò)展操作碼技術(shù),若二地址指令有X種,零地址指令有Y種,則一地址指令最多有幾種？ 四．用定點(diǎn)補(bǔ)碼二位乘計(jì)算X?Y,已知X=–0.1101, Y=0.1011 (共5分)