AT89C51單片機(jī)畢業(yè)論文外文翻譯

《AT89C51單片機(jī)畢業(yè)論文外文翻譯》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《AT89C51單片機(jī)畢業(yè)論文外文翻譯（34頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、附錄A 功能概述 AT89C51單片機(jī)是美國(guó)ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機(jī)，片內(nèi)含4k bytes的可反復(fù)擦寫(xiě)的Flash只讀程序存儲(chǔ)器和128 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS—51指令系統(tǒng)，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲(chǔ)單元，功能強(qiáng)大AT89C51單片機(jī)可提供許多高性?xún)r(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域。 主要性能參數(shù) 與MCS—51產(chǎn)品指令系統(tǒng)完全兼容 4k字節(jié)可重擦寫(xiě)Flash閃速存儲(chǔ)器 1000次擦寫(xiě)周期 全靜態(tài)操作：0Hz—24MHz 三級(jí)加密

2、程序存儲(chǔ)器 128×8字節(jié)內(nèi)部RAM 32個(gè)可編程I/O口線(xiàn) 2個(gè)16位定時(shí)/計(jì)數(shù)器 6個(gè)中斷源 可編程串行UART通道 低功耗空閑和掉電模式 引腳功能說(shuō)明 VCC：電源電壓 GND：地 P0口：P0口是一級(jí)8位漏極開(kāi)路型雙向I/O口，也即地址/數(shù)據(jù)總線(xiàn)復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng)8個(gè)TTL邏輯門(mén)電路，對(duì)端口寫(xiě)“1” 可作為高阻搞輸入端用。 在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這級(jí)口線(xiàn)分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線(xiàn)復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。 在Flash編程時(shí)，P0口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外妝上拉電阻。

3、P1口：P1口是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O口，P1口的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。Flash編程和程序校驗(yàn)期間，P1接收低8位地址。 P2口：P2口是一個(gè)帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。 在訪問(wèn)外部程序

4、存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX @DPTR指令）時(shí)，P2口送出高8位地址數(shù)據(jù)。在訪問(wèn)8位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行MOVX @RI指令）時(shí)，P2口線(xiàn)上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中R2寄存器的內(nèi)容），在整個(gè)訪問(wèn)期間不改變。 Flash編程或校驗(yàn)時(shí)，P2口亦接收高位地址和其它控制信號(hào)。 P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)P3口寫(xiě)入“1”，時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時(shí)，被外部拉低的P3口將用上拉電阻輸出電流。 P3口除了作為一般的I/O口線(xiàn)外，更重

5、要的用途是它的第二功能。如表1所示。 表1 P3口的第二功能 端口引腳 第二功能 P3.0 RXD（串行輸入口） P3.1 TXD（串行輸出口） P3.2 （外中斷0） P3.3 （外中斷1） P3.4 T0（定時(shí)/計(jì)數(shù)器0） P3.5 T1（定時(shí)/計(jì)數(shù)器1） P3.6 （外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選能） P3.7 （外部數(shù)據(jù)存儲(chǔ)器讀選能） P3口還接收一些用于Flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào) RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 ALE/PROG：當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE

6、（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪問(wèn)外部存儲(chǔ)器，ALE仍以時(shí)鐘振蕩頻率的1/16輸出固定的正脈沖信號(hào)，因此它可對(duì)輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè)ALE脈沖。 PSEN：程序儲(chǔ)存允許輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89C51由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次PSEN有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，這兩次有效的PSEN信號(hào)不出現(xiàn)。 EA/VPP：外部訪問(wèn)允許。欲使CPU僅訪問(wèn)外部程序存儲(chǔ)器（0000H—FFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復(fù)位

7、時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)。如EA端為高電平（接VCC端），CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 Flash存儲(chǔ)器編程時(shí)，該引腳加上+12V的編程允許電源VPP，當(dāng)然這必須是該器件是使用12V編程電壓VPP。 XTAL1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端 時(shí)鐘振蕩器 AT89C51中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1T XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路如圖1、圖2所示。 石英晶體時(shí)：C1，C2=30pF

8、±10 pF 陶瓷諧振器：C1，C2=40pF±10pF 圖1 內(nèi)部振蕩電路 圖2 外部振蕩電路 外接石英晶體（或陶瓷諧振器）及電容C1、C2接在放大器的反饋回路構(gòu)成并聯(lián)振蕩電路。對(duì)外接電容C1、C2雖然沒(méi)有十分嚴(yán)格的要求，但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用30pF±10pF，而如使用陶瓷諧振器建議選擇40pF±10pF。 用戶(hù)也可采用外部時(shí)鐘.采用外部時(shí)鐘的電路如圖5所示。這種情況下，外部時(shí)鐘脈沖接到XTAL1端，即內(nèi)部時(shí)鐘發(fā)生器的輸入端，XTAL2則懸空。

9、由于外部時(shí)鐘信號(hào)是通過(guò)一個(gè)2分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號(hào)的，所以對(duì)外部時(shí)鐘信號(hào)的占空比沒(méi)有特殊的要求，但最小高電平持續(xù)時(shí)間和最大的低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 空閑節(jié)電模式 AT89C51有兩種可用軟件編程的省電模式，它們是空閑模式和掉電模式。這兩種方式是控制專(zhuān)用寄存器PCON（即電源控制寄存器）中的PD（PCON.0）位來(lái)實(shí)現(xiàn)的。PD是掉電模式，當(dāng)PD=1時(shí)，激活掉電工作模式，單片機(jī)進(jìn)入掉電工作狀態(tài)。IDL是空閑等待方式，當(dāng)IDL=1，激活空閑工作模式，單片機(jī)進(jìn)入睡眠狀態(tài)。如需同時(shí)進(jìn)入兩種工作模式，即PD和IDL同時(shí)為1，則先激活掉電模式。 在空閑工作模式狀態(tài)，CPU保持睡

10、眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時(shí)，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請(qǐng)求或硬件復(fù)位終止。 終止空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活，IDL（PCON.0）被硬件清除，即刻終止空閑工作模式。程序會(huì)首先響應(yīng)中斷，進(jìn)入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并緊隨RETI（中斷返回）指令后，下一條要執(zhí)行的指令就是使單片機(jī)進(jìn)入空閑模式那條指令后面的一條指令。其二是通過(guò)硬件復(fù)位也可將空閑工作模式終止。需要注意的是：當(dāng)帥硬件復(fù)位來(lái)終止空閑工作模式時(shí)，CPU通常是從激活空閑模式那條指令的下一條指令開(kāi)始繼續(xù)執(zhí)行程序的，要完

11、成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個(gè)機(jī)器周期（24個(gè)時(shí)鐘周期）有效，在這種情況下，內(nèi)部禁止CPU訪問(wèn)片內(nèi)RAM，而允許訪問(wèn)其它端口。為了避免可能對(duì)端口產(chǎn)生意外寫(xiě)入，激活空閑模式的那條指令后條指令不應(yīng)是一條對(duì)端口或外部存儲(chǔ)器的寫(xiě)入指令。 掉電模式 在掉電模式下，振蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變RAM中的內(nèi)容，在VCC恢復(fù)到正常工作電平前，復(fù)位應(yīng)無(wú)效，且必須保持一定時(shí)間以使振蕩器重啟動(dòng)并穩(wěn)定工作?？臻e和掉電模式外部引腳狀態(tài)如表2所示。

12、 表2 空閑和掉電模式外部引腳狀態(tài) 模式 程序存儲(chǔ)器 ALE P0 P1 P2 P3 空閑模式 內(nèi)部 1 1 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 空閑模式 外部 1 1 浮空 數(shù)據(jù) 地址 數(shù)據(jù) 掉電模式 內(nèi)部 0 0 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 掉電模式 處部 0 0 浮空 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 程序存儲(chǔ)器的加密 AT89C51可使用對(duì)芯片上的3個(gè)加密位LB1、LB2、LB3進(jìn)行編程（P）或不編程（U）來(lái)得到如表3所示的功能。 表3 加密位保護(hù)功能表 程序加密位 保護(hù)類(lèi)型 LB1 LB2 LB3 1 U U

13、 U 沒(méi)有程序保護(hù)功能 2 P U U 禁止從外部程序存儲(chǔ)器中執(zhí)行MOVC指令讀取內(nèi)部程序存儲(chǔ)器的內(nèi)容 3 P P U 除上表功能外，還禁止程序校驗(yàn) 4 P P P 除以上功能外，同時(shí)禁止外部執(zhí)行 注：表中的U—表示未編程，P—表示編程 當(dāng)加密位LB1被編程時(shí)，在復(fù)位期間，EA端的邏輯電平采樣并鎖存，如果單片機(jī)上電后一直沒(méi)有復(fù)位，則鎖存起的初始值是一個(gè)隨機(jī)數(shù)，且這個(gè)隨機(jī)數(shù)會(huì)一直保存到真正復(fù)位為止。為使單元片機(jī)能正常工作，被鎖存的EA電平值必須與該引腳當(dāng)前的邏輯電平一致。此外，加密位只能通過(guò)整片擦除的方法清除。 Flash 閃速存儲(chǔ)器的編程 AT8

14、9C51單片機(jī)內(nèi)部有4k字節(jié)的Flash PEROM，這個(gè)Flash存儲(chǔ)陣列出廠時(shí)已處于擦除狀態(tài)（即所有存儲(chǔ)單元的內(nèi)容均為FFH），用戶(hù)隨時(shí)可對(duì)其進(jìn)行編程。編程接口可接收高電壓（+12V）或低電壓（VCC）的允許編程信號(hào)。低電壓編程模式適合于用戶(hù)在線(xiàn)編程系統(tǒng)，而高電壓編程模式可與通用EPROM編程器兼容。 AT89C51單片機(jī)中，有些屬于低電壓編程方式，而有些則是高電壓編程方式，用戶(hù)可從芯片上的型號(hào)和讀取芯片內(nèi)的簽名字節(jié)獲得該信息，如表4所示。 表4 簽名字節(jié)獲得信息 VPP=12V VPP=5V 芯片頂面標(biāo)識(shí) AT89C51 xxxx yyww AT89C51 xx

15、xx-5 yyww 簽名字節(jié) (030H)=1EH (031H)=51H (032H)=FFH (030H)=1EH (031H)=51H (032H)=05H AT89C51的程序存儲(chǔ)器陣列是采用字節(jié)寫(xiě)入方式編程的，每次寫(xiě)入一個(gè)字節(jié)，要對(duì)整個(gè)芯片內(nèi)的PEROM程序存儲(chǔ)器寫(xiě)入一個(gè)非空字節(jié)，必須使用片擦除的方式將整個(gè)存儲(chǔ)器的內(nèi)容清除。 編程方法 編程前，須按圖3和表5所示設(shè)置好地址、數(shù)據(jù)及控制信號(hào)，編程單元的地址加在P1口和P2口的P2.0—P2.3（11位地址范圍為0000H—0FFFH），數(shù)據(jù)從P0口輸入，引腳P2.6、P2.7和P3.6、P3.7的電平設(shè)置如表6，P

16、SEN為低電平，RST保持高電平，EA/VPP引腳是編程電源的輸入端，按要求加上編程電壓，LAE/PROG引腳輸入編程脈沖（負(fù)脈沖）。編程時(shí)，可采用4—20MHz的時(shí)鐘振蕩器，AT89C51編程方法如下： 1，在地址線(xiàn)上加上要編程單元的地址信號(hào)。 2，在數(shù)據(jù)線(xiàn)上加上要寫(xiě)入的數(shù)據(jù)字節(jié)。 3，激活相應(yīng)的控制信號(hào)。 4，在高電壓編程方式時(shí)，將EA/VPP端加上+12V編程電壓。 5，每對(duì)Flash存儲(chǔ)陣列寫(xiě)入一個(gè)字節(jié)或每寫(xiě)入一個(gè)程序加密位，加上一個(gè)ALE/PROG編程脈沖。改變編程單元的地址和寫(xiě)入的數(shù)據(jù)，重復(fù)1—5步驟，直到全部文件編程結(jié)束。 圖3 編程電路 表5 Flash存儲(chǔ)器

17、編程真值表 方式 RST PSEN ALE/PROG EA/VPP P2.6 P2.7 P3.6 P3.7 寫(xiě)代碼數(shù)據(jù) H L H/12V L H H H 讀代碼數(shù)據(jù) H L H H L L H H 寫(xiě)加密位 Bit-1 H L H/12V H H H H Bit-2 H L H/12V H H L L Bit-3 H L H/12V H L H L 片擦除 H L H/12V H L L L 讀簽名字節(jié) H L H H L L L L

18、注：片擦除操作時(shí)要求PROG脈沖寬度為10ms 數(shù)據(jù)查詢(xún) AT89C51單片機(jī)用數(shù)據(jù)查詢(xún)方式來(lái)檢測(cè)一個(gè)寫(xiě)周期是否結(jié)束，在一個(gè)寫(xiě)周期中，如需讀取最后寫(xiě)入的那個(gè)字節(jié)，則讀出的數(shù)據(jù)的最高位（P0.7）是原來(lái)寫(xiě)入字節(jié)最高位的反碼。寫(xiě)周期完成后，有效的數(shù)據(jù)就會(huì)出現(xiàn)在所有輸出端上，此時(shí)，可進(jìn)入下一個(gè)字節(jié)的寫(xiě)周期，寫(xiě)周期開(kāi)始后，可在任意時(shí)刻進(jìn)行數(shù)據(jù)查詢(xún)。 Ready/busy：字節(jié)編程的進(jìn)度可通過(guò)“RDY/BSY”輸出信號(hào)監(jiān)測(cè)，編程期間，ALE變?yōu)楦唠娖健癏”后P3.4（RDY/BSY）端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后，P3.4變?yōu)楦唠娖奖硎緶?zhǔn)備就緒狀態(tài)。 程序校驗(yàn) 如果

19、加密位LB1、LB2沒(méi)有進(jìn)行編程，則代碼數(shù)據(jù)可通過(guò)地址和數(shù)據(jù)線(xiàn)讀回原編寫(xiě)的數(shù)據(jù)，采用下圖的電路，程序存儲(chǔ)器的地址由P1和P2的P.0—P2.3輸入，數(shù)據(jù)由P0口讀出，P2.6、P2.7和P3.6、P3.7的控制信號(hào)見(jiàn)表6，PSEN保持低電平，ALE、EA和RST保持高電平。校驗(yàn)時(shí)，P0口須接上10k左右的上拉電阻。 加密位不可直接校驗(yàn)，加密位的校驗(yàn)可通過(guò)對(duì)存儲(chǔ)器的校驗(yàn)和寫(xiě)入狀態(tài)來(lái)驗(yàn)證。圖4為校驗(yàn)電路。 圖4 校驗(yàn)電路 芯片擦除 利用控制信號(hào)的正確組合，并保持ALE/PROG引腳10ms的低電平脈沖寬度即可將PEROM陣列（4k字節(jié)）和三個(gè)加密位整片擦除，代碼陣列在片擦除操作中將任何

20、非空單元寫(xiě)入“1”，這步驟需再編程之前進(jìn)行。 讀片內(nèi)簽名字節(jié) AT89C51單片機(jī)內(nèi)有3個(gè)簽名字節(jié)，地址為030H、031H和032H。用于聲明該器件的廠商、型號(hào)和編程電壓。讀簽名字節(jié)的過(guò)程和單元030H、031H和032H的正常校驗(yàn)相仿，只需將P3.6和P3.7保持低電平，返回值意義如下： (030H) = 1EH 聲明產(chǎn)品由ATMEL公司制造 (031H) = 51H 聲明產(chǎn)品為AT89C51單片機(jī) (032H) = FFH 聲明為12V編程電壓 (032H) = 05H 聲明為5V編程電壓 編程接口 采用控制信號(hào)的正確組合可對(duì)Flash閃速存儲(chǔ)陣列中的每一代碼字節(jié)進(jìn)行定

21、寫(xiě)入和存儲(chǔ)器的整片擦除，寫(xiě)操作周期是自身定時(shí)的，初始化后它將自動(dòng)定時(shí)到操作完成。 FLASH EPROM 存儲(chǔ)器 概述 89C51X2/52X2/54X2/58X210000次擦除和編程之后仍能可靠保存FLASH 存儲(chǔ)器的內(nèi)容。存儲(chǔ)單元的設(shè)計(jì)使得擦除和編程結(jié)構(gòu)最優(yōu)化。此外，先進(jìn)的溝道氧化工藝和低內(nèi)部電場(chǎng)的結(jié)合使擦除和編程操作更加可靠。 特性 帶片擦除的FLASH EPROM 內(nèi)部程序存儲(chǔ)器 內(nèi)部程序存儲(chǔ)器禁止時(shí)（EA=0）外部程序存儲(chǔ)器最多可達(dá)64K 可編程加密位 每字節(jié)最少10000 次擦除/編程周期 數(shù)據(jù)最少可保存10 年 從一般銷(xiāo)售商處可獲得編程支持 振蕩器特性

22、XTAL1 和XTAL2 為輸入和輸出，可分別作為一個(gè)反相放大器的輸入和輸出。此管腳可配置為使用內(nèi)部振蕩器。要使用外部時(shí)鐘源驅(qū)動(dòng)器件時(shí)，XTAL2 可以不連接而由XTAL1 驅(qū)動(dòng)。外部時(shí)鐘信號(hào)無(wú)占空比的要求，因?yàn)闀r(shí)鐘通過(guò)觸發(fā)器二分頻輸入到內(nèi)部時(shí)鐘電路。但高低電平的最長(zhǎng)和最短時(shí)間必須符合手冊(cè)的規(guī)定。 復(fù)位 在振蕩器工作時(shí)，將RST 腳保持至少兩個(gè)機(jī)器周期高電平（12 時(shí)鐘模式為24 個(gè)振蕩器周期6 時(shí)鐘模式為12 振蕩器周期）可實(shí)現(xiàn)復(fù)位。為了保證上電復(fù)位的可靠，RST 保持高電平的時(shí)間至少為振蕩器啟動(dòng)時(shí)間（通常為幾個(gè)毫秒）再加上兩個(gè)機(jī)器周期。復(fù)位后，振蕩器以12 時(shí)鐘模式運(yùn)行（當(dāng)已通過(guò)并行編

23、程器設(shè)置為6 時(shí)鐘模式時(shí)除外）。 低功耗模式 時(shí)鐘停止模式 靜態(tài)設(shè)計(jì)使時(shí)鐘頻率可以降至0MHz(停止)。當(dāng)振蕩器停振時(shí)，RAM 和SFR 的值保持不變。該模式允許逐步應(yīng)用并可將時(shí)鐘頻率降至任意值以實(shí)現(xiàn)系統(tǒng)功耗的降低。如要實(shí)現(xiàn)最低功耗則建議使用掉電模式。 空閑模式 空閑模式CPU 進(jìn)入睡眠狀態(tài)，但片內(nèi)的外圍電路仍然保持工作狀態(tài)。正常操作模式的最后一條指令執(zhí)行進(jìn)入空閑模式?？臻e模式下，CPU 內(nèi)容，片內(nèi)RAM和所有SFR 保持原來(lái)的值。任何被使能的中斷（此時(shí)，程序從中斷服務(wù)程序處恢復(fù)并繼續(xù)執(zhí)行）或硬件復(fù)位（與上電復(fù)位使用相同的方式啟動(dòng)處理器）均可終止空閑模式。 掉電模式 為了進(jìn)一步降

24、低功耗，通過(guò)軟件可實(shí)現(xiàn)掉電模式。該模式中，振蕩器停振并且在最后一條指令執(zhí)行進(jìn)入掉電模式。降到2.0V 時(shí)，片內(nèi)RAM和SFR保持原值，在退出掉電模式之前Vcc 必須升至規(guī)定的最低操作電壓。 硬件復(fù)位或外部中斷均可結(jié)束掉電模式，硬件復(fù)位使所有的SFR重新設(shè)置，但不改變片內(nèi)RAM 的值。外部中斷允許SFR和片內(nèi)RAM都保持原值。WUPD （AUXR1.3 從掉電喚醒）使能或禁止通過(guò)外部中斷喚醒掉電 WUPD=0 禁止 WUPD=1 使能 要正確退出掉電模式，在Vcc 恢復(fù)到正常操作電壓范圍之后，復(fù)位或外部中斷開(kāi)始執(zhí)行并且要保持足夠長(zhǎng)的時(shí)間( 通常小于10ms )以使振蕩器重新啟動(dòng)并穩(wěn)定下

25、來(lái)。 使用外部中斷退出掉電模式時(shí)，INT0 和INT1 必須使能且配置為電平觸發(fā)。將管腳電平拉低使振蕩器重新啟動(dòng)，退出掉電模式后將管腳恢復(fù)為高電平。一旦中斷被響應(yīng)，RETI 之后所執(zhí)行的是進(jìn)入掉電模式指令的后一條指令。 設(shè)計(jì)中的注意事項(xiàng) 當(dāng)空閑模式被硬件復(fù)位所中止時(shí)，器件在內(nèi)部復(fù)位之前從停止處恢復(fù)程序正常運(yùn)行，時(shí)間為2 個(gè)機(jī)器周期。這段時(shí)間內(nèi)片內(nèi)硬件禁止對(duì)內(nèi)部RAM的訪問(wèn)，但對(duì)I/O 口的訪問(wèn)未被禁止。當(dāng)Idle模式被復(fù)位所中止時(shí)，為了消除可能產(chǎn)生的誤寫(xiě)操作，應(yīng)用Idle模式指令后的指令不應(yīng)執(zhí)行寫(xiě)I/O口或?qū)懲獠看鎯?chǔ)器操作。 ONCETM模式 ONCE(在線(xiàn)仿真)模式實(shí)現(xiàn)了對(duì)系統(tǒng)的測(cè)

26、試和調(diào)試而不需要將器件從電路中移去。進(jìn)入ONCE 模式的條件： 1) 當(dāng)器件復(fù)位且PSEN為高電平時(shí)，將ALE 置低電平； 2) 在RST撤除時(shí)，ALE 保持低電平。 當(dāng)器件處于ONCE模式時(shí)，P0口處于懸浮狀態(tài)，其它I/O口、ALE和PSEN為弱上拉。振蕩電路保持工作狀態(tài)，器件處于該模式時(shí)，可用仿真器或測(cè)試CPU 驅(qū)動(dòng)電路。執(zhí)行正常復(fù)位時(shí)恢復(fù)正常操作。 可編程時(shí)鐘輸出 可從P1.0編程輸出50%占空比的時(shí)鐘信號(hào)。P1.0除了作為常規(guī)I/O口外，還有兩個(gè)可選功能它可編程為： 1 ) 用于定時(shí)/計(jì)數(shù)器2的外部時(shí)鐘輸入； 2 ) 使用16MHz操作頻率

27、時(shí)，12時(shí)鐘模式下輸出50%占空比的61Hz~4MHz 時(shí)鐘信號(hào)（6 時(shí)鐘模式時(shí)為122Hz~8MHz）。 要將定時(shí)/計(jì)數(shù)器2 配置為時(shí)鐘發(fā)生器，C/T2(T2CON.1)必須清零，而T2MOD中的T20E 位必須置位。要啟動(dòng)定時(shí)器2還必須將TR2(T2CON.2)置位。 時(shí)鐘輸出頻率由振蕩器頻率和定時(shí)器2 捕獲寄存器的重新裝入值確定，公式如下： 此處：（RCAP2H,RCAP2L）=RCAP2H和RCAP2L的內(nèi)容作為一個(gè)16 位無(wú)符號(hào)整數(shù) 在時(shí)鐘輸出模式中，定時(shí)器2的翻轉(zhuǎn)將不會(huì)產(chǎn)生中斷。這和它作為波特率發(fā)生器時(shí)相似。定時(shí)器2可同時(shí)作為波特率發(fā)生器和時(shí)鐘發(fā)生器。但需要注意的是，波

28、特率和時(shí)鐘輸出頻率相同。 定時(shí)器2 的操作 定時(shí)器2是一個(gè)16位定時(shí)/計(jì)數(shù)器。通過(guò)設(shè)置特殊功能寄存器T2CON中的C/T2 位，可將其作為定時(shí)器或計(jì)數(shù)器。定時(shí)器2有三種操作模式：捕獲、自動(dòng)重新裝載（遞增或遞減計(jì)數(shù)）和波特率發(fā)生器，這三種模式由T2CON中的位進(jìn)行選擇。 捕獲模式 在捕獲模式中，通過(guò)T2CON中的EXEN2設(shè)置兩個(gè)選項(xiàng)。如果EXEN20，定時(shí)器2作為一個(gè)16位定時(shí)器或計(jì)數(shù)器（由T2CON中C/T2位選擇），溢出時(shí)置位TF2（定時(shí)器2溢出標(biāo)志位）。該位可用于產(chǎn)生中斷（通過(guò)使能IE 寄存器中的定時(shí)器2中斷使能位）。如果EXEN2=1，與以上描述相同，但增加了一個(gè)特性，即外部輸

29、入T2EX由1變0時(shí)將定時(shí)器2中TL2和TH2的當(dāng)前值各自捕獲到RCAP2L和RCAP2H。另外，T2EX的負(fù)跳變使T2CON中的EXF2置位，EXF2也象TF2一樣能夠產(chǎn)生中斷（其向量與定時(shí)器2溢出中斷地址相同，定時(shí)器2中斷服務(wù)程序通過(guò)查詢(xún)TF2和EXF2來(lái)確定引起中斷的事件）。在該模式中，TL2和TH2無(wú)重新裝載值。甚至當(dāng)T2EX產(chǎn)生捕獲事件時(shí)，計(jì)數(shù)器仍以T2EX的負(fù)跳變或振蕩頻率的1/12（12時(shí)鐘模式）或1/6（6時(shí)鐘模式）計(jì)數(shù)。 自動(dòng)重裝模式遞增/遞減計(jì)數(shù)器 16位自動(dòng)重裝模式中，定時(shí)器2可通過(guò)C/T2配置為定時(shí)器/計(jì)數(shù)器，編程控制遞增/遞減計(jì)數(shù)。計(jì)數(shù)的方向是由DCEN（遞減計(jì)數(shù)

30、使能位）確定的，DCEN位于T2MOD寄存器中。當(dāng)DCEN0時(shí)，定時(shí)器2默認(rèn)為向上計(jì)數(shù)；當(dāng)DCEN1時(shí)，定時(shí)器2可通過(guò)T2EX確定遞增或遞減計(jì)數(shù)。 在該模式中通過(guò)設(shè)置EXEN2位進(jìn)行選擇。如果EXEN2=0，定時(shí)器2遞增計(jì)數(shù)到0FFFFH并在溢出后將TF2置位，然后將RCAP2L和RCAP2H中的16位值作為重新裝載值裝入定時(shí)器2。RCAP2L和RCAP2H的值是通過(guò)軟件預(yù)設(shè)的。 如果EXEN2=1，（16位重新裝載可通過(guò)溢出或T2EX從1→0的負(fù)跳變實(shí)現(xiàn)。此負(fù)跳變同時(shí)將EXF2置位。如果定時(shí)器2中斷被使能，則當(dāng)TF2或EXF2置1時(shí)產(chǎn)生中斷。 此模式允許T2EX控制計(jì)數(shù)的方向。當(dāng)T2E

31、X置1時(shí)，定時(shí)器2遞增計(jì)數(shù)，計(jì)數(shù)到0FFFFH后溢出并置位器TF2。還將產(chǎn)生中斷(如果中斷被使能)，定時(shí)器2的溢出將使RCAP2L和RCAP2H中的16位值作為重新裝載值放入TL2和TH2。 當(dāng)T2EX置零時(shí)，將使定時(shí)器2遞減計(jì)數(shù)。當(dāng)TL2和TH2計(jì)數(shù)到等于RCAP2L和RCAP2H時(shí)，定時(shí)器產(chǎn)生溢出。定時(shí)器2溢出置位TF2，并將0FFFFH重新裝入TL2和TH2。 當(dāng)定時(shí)器2遞增/遞減產(chǎn)生溢出時(shí)，外部標(biāo)志位EXF2翻轉(zhuǎn)。如果需要，可將EXF2位為第17位。在此模式中EXF2標(biāo)志不會(huì)產(chǎn)生中斷TF2還將產(chǎn)生中斷如果中斷。 波特率發(fā)生器模式 寄存器T2CON的位TCLK和（或）RCLK允許

32、從定時(shí)器1或定時(shí)器2獲得串行口發(fā)送和接收的波特率當(dāng)TCLK=0時(shí)，定時(shí)器1作為串行口發(fā)送波特率發(fā)生器；當(dāng)TCLK=1時(shí)，定時(shí)器2作為串行口發(fā)送波特率發(fā)生器。RCLK對(duì)串行口接收波特率有同樣的作用。通過(guò)這兩位，串行口能得到不同的接收和發(fā)送波特率——一個(gè)通過(guò)定時(shí)器1產(chǎn)生，另一個(gè)通過(guò)定時(shí)器2產(chǎn)生。 與自動(dòng)重裝模式相似，當(dāng)TH2溢出時(shí)，波特率發(fā)生器模式使定時(shí)器2寄存器重新裝載來(lái)自寄存器RCAP2H和RCAP2L的16位的值，寄存器RCAP2H和RCAP2LR的值由軟件預(yù)置。 當(dāng)工作于模式1和模式3時(shí)，波特率由下面給出的定時(shí)器2 溢出率所決定： 定時(shí)器可配置成“定時(shí)”或“計(jì)數(shù)”方式，在許多應(yīng)用

33、上定時(shí)器被設(shè)置在“定時(shí)”方式（C/T2*=0）。當(dāng)定時(shí)器2作為定時(shí)器時(shí)，它的操作不同于波特率發(fā)生器。 通常，定時(shí)器2作為定時(shí)器，它會(huì)在每個(gè)機(jī)器周期遞增（1/6或1/12振蕩頻率）。當(dāng)定時(shí)器2作為波特率發(fā)生器時(shí)，它會(huì)在每個(gè)狀態(tài)周期遞增（例如1/2 振蕩頻率）。這樣，波特率公式如下： 此處：（RCAP2H,RCAP2L)=RCAP2H和RCAP2L的內(nèi)容為16位無(wú)符號(hào)整數(shù)。 定時(shí)器2作為波特率發(fā)生器，僅當(dāng)寄存器T2CON中的RCLK和（或）TCLK=1時(shí)，定時(shí)器2作為波特率發(fā)生器才有效。注意TH2溢出并不置位TF2，也不產(chǎn)生中斷。這樣，當(dāng)定時(shí)器2作為波特率發(fā)生器時(shí)，定時(shí)器2中斷不必被禁止

34、。如果EXEN2（T2外部使能標(biāo)志）被置位，在T2EX中由1到0的轉(zhuǎn)換會(huì)置位EXF2（T2外部標(biāo)志位），但并不導(dǎo)致（TH2、TL2）重裝載（RCAP2H，RCAP2L）。因此，當(dāng)定時(shí)器2用作波特率發(fā)生器時(shí)，如果需要，T2EX可用作附加的外部中斷。 當(dāng)計(jì)時(shí)器工作在波特率發(fā)生器模式下，則不要對(duì)TH2和TL2進(jìn)行讀寫(xiě)，每隔一個(gè)狀態(tài)時(shí)間（0sc/2）或由T2進(jìn)入的異步信號(hào)，定時(shí)器2將加1；在此情況下對(duì)TH2和TH1進(jìn)行讀寫(xiě)是不準(zhǔn)確的?？蓪?duì)RCAP2寄存器進(jìn)行讀，但不要進(jìn)行寫(xiě)，否則將導(dǎo)致自動(dòng)重裝錯(cuò)誤。當(dāng)對(duì)定時(shí)器2或寄存器RCAP進(jìn)行訪問(wèn)時(shí)，應(yīng)關(guān)閉定時(shí)器（清零TR2）。 波特率公式匯總 定時(shí)器2工作

35、在波特率發(fā)生器模式，外部時(shí)鐘信號(hào)由T2腳進(jìn)入波特率為： 如果定時(shí)器2采用內(nèi)部時(shí)鐘信號(hào)，則波特率為： 此處：fOSC =振蕩器頻率 自動(dòng)重裝值可由下式得到： 增強(qiáng)型UART 操作 除了標(biāo)準(zhǔn)操作模式外UART可實(shí)現(xiàn)自動(dòng)地址識(shí)別和通過(guò)查詢(xún)丟失的停止位進(jìn)行幀錯(cuò)誤檢測(cè)，UART還支持多機(jī)通信。 當(dāng)使用幀錯(cuò)誤檢測(cè)時(shí)，丟失的位將會(huì)置位SCON中的FE位。FE與SM0共用SCON.7，通過(guò)PCON.6（SMOD0）選擇。如果SMOD0置位，SCON.7作為FE， SMOD0為0時(shí)，SCON.7作為SM0。作為FE時(shí)SCON.7只能由軟件清零。 自動(dòng)地址識(shí)別 自動(dòng)地址識(shí)別是這樣一種特

36、性，它使UART可以通過(guò)硬件比較從串行數(shù)據(jù)流中識(shí)別出特定的地址。這樣就不必花費(fèi)大量軟件資源去檢查每一個(gè)從串口輸入的串行地址。將SCON內(nèi)SM2置位可使能該特性。在9位UART模式（模式2和模式3）下，如果接收的字節(jié)中包含“給定”地址或“廣播”地址，接收中斷標(biāo)志（RI）將自動(dòng)置位。在9位模式下要求第9個(gè)信息位為1以表明該信息內(nèi)容是地址而非數(shù)據(jù)。 使用自動(dòng)地址識(shí)別特性時(shí)，主機(jī)通過(guò)調(diào)用特定從機(jī)地址選擇與一個(gè)（或多個(gè)）從機(jī)通信。使用廣播地址時(shí)，所有從機(jī)都被聯(lián)系。在此使用了兩個(gè)特殊功能寄存器：SADDR表示從機(jī)地址，SADEN表示地址屏蔽。SADEN用于定義SADDR內(nèi)哪幾位需使用而哪幾位不予考慮。S

37、ADEN可以與SADDR邏輯“與”得出給定的地址，用于對(duì)每一從機(jī)進(jìn)行尋址示例如下： 從機(jī)0 SADDR=1100 0000 SADEN=1111 1101 特定地址=1100 00X0 從機(jī)1 SADDR=1100 0000 SADEN=1111 1110 特定地址=1100 000X 上例中SADDR相同，而SADEN不同以區(qū)分兩個(gè)從機(jī)。從機(jī)0要求0位為0而忽略1位。從機(jī)1則要求1位為0而忽略0位。由于從機(jī)1的1位必須為0，從機(jī)0只能取獨(dú)有的地址1100 0010 以區(qū)別。由于從機(jī)0的0位必須為1，從機(jī)1只能取獨(dú)有的地址1100

38、0001 以區(qū)別。而取地址1100 0000 時(shí)兩從機(jī)都可被尋址。 下例所示為選擇從機(jī)1、2而不選從機(jī)0： 從機(jī)0 SADDR=1100 0000 SADEN=1111 1001 特定地址=1100 0XX0 從機(jī)1 SADDR=1110 0000 SADEN=1111 1010 特定地址=1100 0X0X 從機(jī)2 SADDR=1110 0000 SADEN=1111 1100 特定地址=1110 00XX 上述三個(gè)從地址只有低3位不同。從機(jī)0要求位0=0，它可通過(guò)1110 0110單獨(dú)尋址；從機(jī)1

39、要求位1=0，可通過(guò)1110 0101單獨(dú)尋址；從機(jī)2要求位2為0，可通過(guò)1110 0011單獨(dú)尋址。由于必須使地址字節(jié)的第2位為“1”以屏蔽從機(jī)2，因此使用地址1110 0100可選通從機(jī)0和1同時(shí)屏蔽從機(jī)2。將SADDR和SADEN相“或”后產(chǎn)生每個(gè)從機(jī)的“廣播”地址，結(jié)果為零的位視為無(wú)關(guān)位。大多數(shù)情況下，無(wú)關(guān)位被認(rèn)為是1，這樣“廣播”地址為FFH，復(fù)位時(shí)SADDR和SADEN均為00H，此時(shí)產(chǎn)生了一個(gè)所有位都是無(wú) 關(guān)位的給定地址，也即“廣播”地址，這樣有效地禁止了自動(dòng)尋址模式，并允許微控制器使用不帶有上述特性的標(biāo)準(zhǔn)UART驅(qū)動(dòng)器。

40、 附錄B AT89C51 Description The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash Programmable and Erasable Read Only Memory (PEROM). The device is manufactured using Atmel’s high density nonvolatile memory technology and is compatible with the i

41、ndustry standard MCS-51? instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which pr

42、ovides a highly flexible and cost effective solution to many embedded control applications. Features Compatible with MCS-51? Products 4K Bytes of In-System Reprogrammable Flash Memory Endurance: 1,000 Write/Erase Cycles Fully Static Operation: 0 Hz to 24 MHz Three-Level Program Memory Lock

43、 128 x 8-Bit Internal RAM 32 Programmable I/O Lines Two 16-Bit Timer/Counters Six Interrupt Sources Programmable Serial Channel Low Power Idle and Power Down Modes Pin Description VCC Supply voltage. GND Ground. Port 0 Port 0 is an 8-bit open drain bidirectional I/O port. As an ou

44、tput port each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs. Port 0 may also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups. P

45、ort 0 also receives the code bytes during Flash programming, and outputs the code bytes during program verification.External pullups are required during program verification. Port 1 Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL

46、 inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups. Port 1 also receives the low-order address bytes during Flash pr

47、ogramming and verification. Port 2 Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs.When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are

48、externally being pulled low will source current (IIL) because of the internal pullups. Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @DPTR). In this application it uses strong internal

49、 pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register. Port 2 also receives the high-order address bits and some control signals during Flash programming and verification. Port 3 Port

50、 3 is an 8-bit bidirectional I/O port with internal pullups.The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source cu

51、rrent (IIL) because of the pullups. Port 3 also serves the functions of various special features of the AT89C51 as listed below: Port Pin Alternate Functions P3.0 RXD (serial input port) P3.1 TXD (serial output port) P3.2 INT0 (external interrupt 0) P3.3 INT1 (external interrupt 1) P3.4 T0 (t

52、imer 0 external input) P3.5 T1 (timer 1 external input) P3.6 WR (external data memory write strobe) P3.7 RD (external data memory read strobe) Port 3 also receives some control signals for Flash programming and verification. RST Reset input. A high on this pin for two machine cycles while the

53、oscillator is running resets the device. ALE/PROG Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming. In normal operation ALE is emitted at a constant rate of 1/6 t

54、he oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MO

55、VX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode. PSEN Program Store Enable is the read strobe to external program memory. When the AT89C51 is executing code from external program memor

56、y, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory. EA/VPP External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up

57、to FFFFH.Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset. EA should be strapped to VCC for internal program executions. This pin also receives the 12-volt programming enable voltage (VPP) during Flash programming, for parts that require12-volt VPP. XTAL1 I

58、nput to the inverting oscillator amplifier and input to the internal clock operating circuit. XTAL2 Output from the inverting oscillator amplifier. Oscillator Characteristics XTAL1 and XTAL2 are the input and output, respectively,of an inverting amplifier which can be configured for use as an on

59、-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal

60、, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed. Idle Mode In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by

61、 software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset. It should be noted that when idle is terminated by a hard ware reset, the device normally resumes pro

62、gram execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idl

63、e is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory. Figure 1. Oscillator Connections Figure 2. External Clock Drive Configuration Status of External Pins During Idle and Power Down

64、 Modes Mode Program Memory ALE PSEN PORT0 PORT1 PORT2 PORT3 Power Down Mode In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the powe

65、r down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart

66、and stabilize. Lock Bit Protection Modes Program Lock Bits Protection Type LB1 LB2 LB3 Programming the Flash The AT89C51 is normally shipped with the on-chip Flash memory array in the erased state (that is, contents = FFH) and ready to be programmed. The programming interface accepts either a high-voltage (12-volt) or a low-voltage (VCC) program enable signal. The low voltage programming mode provides a convenient way to program the AT89C51 inside the user’s system, while the high-voltage pr