《微機(jī)原理》第5章存儲器

《《微機(jī)原理》第5章存儲器》由會員分享，可在線閱讀，更多相關(guān)《《微機(jī)原理》第5章存儲器（54頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、第 4章 存 儲 器第4章 存儲器 4.1 存 儲 器 的 概 念 、 分 類 和 要 素 4.2 隨 機(jī) 讀 寫 存 儲 器 （ RAM） 4.3 只 讀 存 儲 器 （ ROM） 4.4 CPU與 存 儲 器 的 連 接 4.5 IBM-PC/XT中 的 存 儲 器 ， 擴(kuò) 展 存 儲 器及 其 管 理 第 4章 存 儲 器本 章 學(xué) 習(xí) 目 標(biāo)l掌握半導(dǎo)體存儲器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。l掌握SRAM、DRAM芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號、了解DRAM刷新的基本概念。l掌握半導(dǎo)體存儲器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPU與半導(dǎo)體存儲器間的

2、連接。l了解Cache的基本概念、特點(diǎn)、在系統(tǒng)中的位置。 第 4章 存 儲 器4.1 存 儲 器 的 概 念 、 分 類 和 要 素4.1.1 簡介4.1.2 半導(dǎo)體存儲器的分類4.1.3 選擇存儲器件的考慮因素 返 回 本 章 首 頁 第 4章 存 儲 器4.1.1 簡介 存 儲 器 就 是 用 來 存 儲 程 序 和 數(shù) 據(jù) 的 ， 程 序 和數(shù) 據(jù) 都 是 信 息 的 表 現(xiàn) 形 式 。 按 照 存 取 速 度 和 用 途可 把 存 儲 器 分 為 兩 大 類 ： 內(nèi) 存 儲 器 （ 簡 稱 內(nèi) 存 ，又 稱 主 存 儲 器 ） 和 外 存 儲 器 。 存 儲 器 的 容 量 越 大 ，

3、記 憶 的 信 息 也 就 越 多 ， 計(jì) 算 機(jī) 的 功 能 也 就 越 強(qiáng) 。 第 4章 存 儲 器 0000H 0001H 0002H XXXXH 讀 寫 控 制 總 線 數(shù) 據(jù) 總 線 地 址 譯 碼 器 地 址 內(nèi) 容 地 址 總 線 圖 4-1 存 儲 器 的 邏 輯 結(jié) 構(gòu) 示 意 圖 返 回 本 節(jié) 第 4章 存 儲 器4.1.2 半導(dǎo)體存儲器的分類1RAM的種類：在 RAM中 ， 按 工 藝 可 分 為 雙 極型 和 MOS型 兩 大 類 。 用 MOS器 件 構(gòu) 成 的 RAM，可 分 為 靜 態(tài) RAM和 動 態(tài) RAM兩 種 。2ROM的種類：1） 掩 膜 ROM； 2

4、） 可 編 程 的 只讀 存 儲 器 PROM； 3） 可 擦 除 的 EPROM； 4） 電 擦除 的 PROM； 5） 快 速 擦 寫 存 儲 器 Flash Memory 又 稱 快 閃 存 儲 器 第 4章 存 儲 器 半 導(dǎo) 體 存 儲 器 只 讀 存 儲 器 ROM 隨 機(jī) 讀 寫 存 儲 器 RAM 掩 膜 ROM 可 編 程 ROM （ PROM） 可 擦 除 ROM （ EPPROM） 電 擦 除 ROM （ E2PROM） 靜 態(tài) RAM （ SRAM） 動 態(tài) RAM （ DRAM） 圖4-2 半導(dǎo)體存儲器的分類 返 回 本 節(jié) 第 4章 存 儲 器4.1.3 選擇存儲器

5、件的考慮因素（ 1） 易 失 性 （ 2） 只 讀 性（ 3） 位 容 量 （ 4） 功 耗（ 5） 速 度 （ 6） 價 格（ 7） 可 靠 性 返 回 本 節(jié) 第 4章 存 儲 器4.2 隨 機(jī) 讀 寫 存 儲 器 （ RAM）4.2.1 靜態(tài)RAM4.2.2 動態(tài)RAM 4.2.3 幾種新型的RAM 技術(shù)及芯片類型 返 回 本 章 首 頁 第 4章 存 儲 器4.2.1 靜態(tài)RAM1基本存儲電路單元（六管靜態(tài)存儲電路）VCC （ +5V）A BT1 T2 T3 T4 圖 4-3 基 本 存 儲 電 路 單 元 第 4章 存 儲 器圖 4-4 六 管 基 本 存 儲 電 路 單 元 X 地

6、 址 譯 碼 線 D0 DO (I/O) 接 Y 地 址 譯 碼 器 (I/O) T6 T5 VCC （ +5V） A B T1 T2 T3 T4 T7 T8 第 4章 存 儲 器2靜態(tài)RAM的結(jié)構(gòu) 1 2 31 32 1 2 31 32 讀 /寫 選 片 輸 入 A5 A6 A7 A8 A9 1 2 31 32 1 2 31 32 32 32 1024 存 儲 單 元 譯 碼 器 地 址 反 相 器 A0 A1 A2 A3 A4 驅(qū) 動 器 I/O電 路 Y譯 碼 器 地 址 反 相 器 控 制 電 路 輸 出 驅(qū) 動 圖4-5 典型的RAM 的示意圖 第 4章 存 儲 器3SRAM芯片實(shí)例

7、常 用 典 型 的 SRAM芯 片 有 6116、 6264、 62256等 。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 圖4-6 6116 引腳 第 4章 存 儲 器 圖4-7 6264 引腳 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE CS2 A8 A9 A11 OE A10 CS D7 D6 D5

8、D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 返 回 本 節(jié) 第 4章 存 儲 器4.2.2 動態(tài)RAM 1動態(tài)RAM的存儲單元（單管動態(tài)存儲電路）圖4-8 單管動態(tài)存儲電路 D 數(shù) 據(jù) 線 ES C 字 選 線 T1 第 4章 存 儲 器2動態(tài)RAM實(shí)例圖4-9 2164 引腳 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 第 4章 存

9、儲 器 圖 4-10 2164內(nèi) 部 結(jié) 構(gòu) 示 意 圖 DOUT 輸 出緩 沖器 A0A1A2A3A4A5A6A7 128128存 儲 矩 陣 128讀 出 放 大 器 1/2(1/128列 譯 碼 器 ) 128讀 出 放 大 器 128128存 儲 矩 陣 1/128行 譯 碼 器 1/128行 譯 碼 器 128128存 儲 矩 陣 128讀 出 放 大 器 1/2(1/128列 譯 碼 器 ) 128讀 出 放 大 器 128128存 儲 矩 陣 8位地址鎖存器 1/4I/O門 行 時 鐘 緩 沖 器 列 時 鐘 緩 沖 器 寫 允 許 時 鐘 緩 沖 器 數(shù) 據(jù) 輸 入 緩 沖 器

10、 RAS CAS WE DIN 返 回 本 節(jié) 第 4章 存 儲 器4.2.3 幾種新型的RAM 技術(shù)及芯片類型1ECC RAM2EDO RAM和突發(fā)模式 RAM3同步RAM（Synchronous RAM，簡稱SDRAM）4高速緩沖存儲器RAM5RAMBUS內(nèi)存6DDR SDRAM7Virtual Channel Memory（VCM）8SLDRAM（Synchnonous Link DRAM） 返 回 本 節(jié) 第 4章 存 儲 器4.3 只 讀 存 儲 器 （ ROM）4.3.1 掩膜ROM4.3.2 可擦除可編程的ROM（EPROM）4.3.3 電可擦可編程ROM(EEROM) 返 回

11、本 章 首 頁 第 4章 存 儲 器4.3.1 掩膜ROM1MOS ROM電路圖4-11 單譯碼結(jié)構(gòu)電路 VDD 字 線 0 字 線 1 字 線 2 字 線 3 位 線 1 位 線 2 位 線 3 位 線 4 D3 D2 D1 D0 A0 A1 字 線 地 址 譯 碼 器 字 線 4 第 4章 存 儲 器 圖4-12 復(fù)合譯碼結(jié)構(gòu)電路 1 2 32 I/O A5 A6 A7 A8 A9 1 2 32 A0 A1 A2 A3 A4 X 地 址 譯 碼 器 Y地 址 譯 碼 器 第 4章 存 儲 器表4-1 掩膜ROM的內(nèi)容 位 單 元 D3 D2 D1 D00 1 0 0 11 1 0 1 02

12、 0 1 0 13 1 1 1 1 第 4章 存 儲 器2雙極型ROM電路 雙 極 型 ROM速 度 比 MOS ROM的 速 度 要 快 ，它 的 取 數(shù) 時 間 約 為 幾 十 納 秒 。 因 此 ， 雙 極 型ROM適 用 于 對 速 度 要 求 較 高 的 應(yīng) 用 場 合 。 雙 極 型 ROM包 括 兩 部 分 ： ROM的 基 本 部 分 ；讀 取 控 制 部 分 。 返 回 本 節(jié) 第 4章 存 儲 器4.3.2 可擦除可編程的ROM（EPROM）1基本存儲電路圖4-13 EPROM 的結(jié)構(gòu)示意圖 S D 位 線 字 線 浮 空 第 4章 存 儲 器2EPROM實(shí)例圖4-14 2

13、716 引腳 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE A10 CE O7 O6 O5 O4 O3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 返 回 本 節(jié) 第 4章 存 儲 器4.3.3 電可擦可編程ROM(EEROM)1Intel 2817的基本特點(diǎn)圖4-15 2817A 引腳 R/B NC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D

14、4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 第 4章 存 儲 器2Intel 2817的工作方式表4-2 Intel 2817的工作方式 返 回 本 節(jié) 第 4章 存 儲 器4.4 CPU與 存 儲 器 的 連 接4.4.1 CPU與存儲器的連接時應(yīng)注意的問題4.4.2 存儲器片選信號的產(chǎn)生方式和譯碼電路4.4.3 CPU（ 8088系 列 ） 與 存 儲 器 的 連 接 返 回 本 章 首 頁 第 4章 存 儲 器4.4.1 CPU與存儲器的連接時應(yīng)注意的問題1CPU總線的帶負(fù)

15、載能力2存儲器的組織、地址分配與片選問題3CPU的時序與存儲器的存取速度之間的配合 返 回 本 節(jié) 第 4章 存 儲 器4.4.2 存儲器片選信號的產(chǎn)生方式和譯碼電路 1片選信號的產(chǎn)生方式（ 1） 線 選 方 式 （ 線 選 法 ）（ 2） 局 部 譯 碼 選 擇 方 式 （ 部 分 譯 碼 法 ）（ 3） 全 局 譯 碼 選 擇 方 式 （ 全 譯 碼 法 ） 第 4章 存 儲 器2存儲地址譯碼電路74LS138經(jīng) 常 用 來 作 為 存 儲 器 的 譯 碼 電 路 。 圖4-16 74LS138 引腳 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y

16、5 Y6 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 第 4章 存 儲 器 G1 C B A Y7Y0有效輸出0 0 1 0 0 0 1 1 1 1 1 1 1 0 Y00 0 1 0 0 1 1 1 1 1 1 1 0 1 Y10 0 1 0 1 0 1 1 1 1 1 0 1 1 Y20 0 1 0 1 1 1 1 1 1 0 1 1 1 Y30 0 1 1 0 0 1 1 1 0 1 1 1 1 Y40 0 1 1 0 1 1 1 0 1 1 1 1 1 Y50 0 1 1 1 0 1 0 1 1 1 1 1 1 Y6 0 0 1 1 1 1 0 1 1

17、 1 1 1 1 1 Y7其 他 值 1 1 1 1 1 1 1 1 無 效表4-3 74LS138的真值返 回 本 節(jié) 第 4章 存 儲 器4.4.3 CPU（ 8088系 列 ） 與 存儲 器 的 連 接 11KB RAM與CPU的連接（ 1） 計(jì) 算 出 所 需 的 芯 片 數(shù) 。（ 2） 構(gòu) 成 數(shù) 據(jù) 總 線 所 需 的 位 數(shù) 和 系 統(tǒng) 所 需 的容 量 。（ 3） 控 制 線 ， 數(shù) 據(jù) 線 ， 地 址 線 對 應(yīng) 相 連 。 第 4章 存 儲 器圖 4-17 用 1024 1位 的 芯 片 組 成 1K RAM的 方 框 圖 A0 A9 D0 D7 8 I/O 7 I/O 6

18、 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 1024 1 I/O 地 址 線 數(shù) 據(jù) 線 第 4章 存 儲 器 圖 4-18 用 256 4位 的 芯 片 組 成 1K RAM的 方 框 圖A8A9A0A7D0D7地址線數(shù)據(jù)線 A0 CE 4 I/OA0 CE 3256 4A7 I/O A0 CE 6 I/OA0 CE 5256 4A7 I/O A0 CE 8 I/OA0 CE 7256 4A7 I/OA0 CE 2 I/OA0 CE 1256 4A7 I/O譯碼器 第 4章 存 儲 器24KB RAM的連接（ 1） 計(jì) 算 出 所 需 的 芯 片 數(shù)（ 2） 構(gòu) 成 數(shù) 據(jù)

19、 總 線 所 需 的 位 數(shù) 和 系 統(tǒng) 所 需 的 容量（ 3） 控 制 線 ， 數(shù) 據(jù) 線 ， 地 址 線 的 連 接 ： 有 線 選方 式 、 局 部 譯 碼 選 擇 方 式 和 全 局 譯 碼 選 擇 方 式 之分 。 第 4章 存 儲 器表4-4 線選方式地址分布A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0 第 一 組 ： 3800H3BFFH0 0 1 1 0 1 第 二 組 ： 3400H07FFH0 0 1 0 1 1 第 三 組 ： 2C00H2FFFH0 0 0 1 1 1 第 四 組 ： 1C00H1FFFH 第 4章 存 儲 器 圖 4-

20、19 用 2114芯 片 組 成 4K RAM線 選 控 制 譯 碼 結(jié) 構(gòu) 圖 A9 A0 D7 D0 A9 A0 CS OE 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS OE 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS OE 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS OE 2114 WE D7 D0 A13 A12 A11 A10 A9 A0 D7 D0 WE RD 第 4章 存 儲 器 圖 4-20 用 2114芯 片 組 成 4K RAM局 部 譯 碼 結(jié) 構(gòu) 圖 A9 A0 D7 D0 A9 A0 CS

21、2114 WE D7 D0 譯碼器 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 CS WE A15 A12 A11 A10 A9 A0 IO/M CPU WE D7 D0 第 4章 存 儲 器 圖 4-21 用 2114芯 片 組 成 4K RAM全 局 譯 碼 結(jié) 構(gòu) 圖 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 6： 64譯 碼 器 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D

22、0 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 A9 A0 D7 D0 A9 A0 CS 2114 WE D7 D0 CS WE A15 A10 A9 A0 IO/M CPU WE D7 D0 返 回 本 節(jié) 第 4章 存 儲 器4.5 IBM-PC/XT中 的 存 儲 器 ， 擴(kuò) 展 存 儲 器及 其 管 理 4.5.1 存儲空間的分配4.5.2 ROM子系統(tǒng)4.5.3 RAM子 系 統(tǒng) 4.5.4 尋址范圍4.5.4 尋址范圍4.5.5 存儲器的管理4.5.6 高速緩存器Cache 返 回 本 章 首 頁 第 4章 存 儲 器4.5.1 存儲空間的分配圖4-22

23、IBM PC/XT 存儲空間的分配 RAM 640KB 保 留 128KB ROM 256KB 00000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F6000H FFFFFH 系 統(tǒng) 板 上 RAM 256KB I/O 通 道 中 的 擴(kuò) 展 RAM 384KB 保 留 的 RAM 128KB 擴(kuò) 展 ROM 198BK 16KB 基 本 ROM40KB 返 回 本 節(jié) 第 4章 存 儲 器4.5.2 ROM子系統(tǒng)其 功 能 為 ： DOS 引 導(dǎo) 程 序 ；硬 件 中 斷 管 理 程 序 ；系 統(tǒng) 配 置 分 析 程 序 ；系 統(tǒng) 冷 啟 動 ， 熱 啟 動

24、和 自 測 試 ；字 符 圖 形 發(fā) 生 器 ； 第 4章 存 儲 器 圖4-23 系統(tǒng)板上的ROM 電路 MEMR A19 A18 A17 A16 A15 A14-A0 D7-D0 CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7 CS 8K 8 OE ROM U19 2764 CS 32K 8 OE ROM A14 A0 U18 D7 D0 27256 G2A Y0 G1 Y1 G2B Y2 U23 Y3 74LS138 Y4 C Y5 B Y6 A Y7 第 4章 存 儲 器表4-5 ROM子系統(tǒng)中譯碼器管理的存儲器地址 返 回 本 節(jié) 第 4章 存 儲 器4.5.3 RA

25、M子 系 統(tǒng) 4.5.4 尋址范圍 由 RAM芯 片 組 ， 片 選 譯 碼 器 ， 數(shù) 據(jù) 收 發(fā) 器 ，地 址 多 路 器 ， DRAM刷 新 邏 輯 以 及 奇 偶 校 驗(yàn) 邏 輯組 成 。 片 選 譯 碼 電 路 用 來 產(chǎn) 生 和 以 及 控 制 地 址 多路 器 的 選 通 。 第 4章 存 儲 器 RAS CAS A7 A0 或 A15 A8 校 驗(yàn) 位 標(biāo) 志 總 線 數(shù) 據(jù) D7D0 D7D0 校 驗(yàn) 位 寫 入 校 驗(yàn) 位 讀 出 DRAM 2164 9 DRAM 2164 9 DRAM 2164 9 DRAM 2164 9 奇 偶 校 驗(yàn) 邏 輯 數(shù) 據(jù) 收 發(fā) 器 R/

26、W控 制 信 號 刷 新 控 制 信 號 地 址 總 線 A19 A16 A15 A0 DRAM 刷 新 邏 輯 片 選 譯 碼 電 路 地 址 多 路 器 電 路 校 驗(yàn) 位 標(biāo) 志 總 線 數(shù) 據(jù) 校 驗(yàn) 位 寫 入 校 驗(yàn) 位 讀 出 奇 偶 校 驗(yàn) 邏 輯 數(shù) 據(jù) 收 發(fā) 器 校 驗(yàn) 位 標(biāo) 志 總 線 數(shù) 據(jù) D7 D0 D7 D0 校 驗(yàn) 位 寫 入 校 驗(yàn) 位 讀 出 奇 偶 校 驗(yàn) 邏 輯 數(shù) 據(jù)收 發(fā) 器 圖 4-24 IBM-PC/XT的 讀 寫 存 儲 器 子 系 統(tǒng) 的 組 成 框 圖返 回 本 節(jié) 第 4章 存 儲 器4.5.4 尋址范圍表4-6 不同CPU的尋址范圍

27、 返 回 本 節(jié) 第 4章 存 儲 器4.5.5 存儲器的管理1實(shí)地址方式 實(shí) 地 址 方 式 是 8028680486最 基 本 的 工 作 方式 ， 尋 址 范 圍 只 能 在 1MB范 圍 內(nèi) ， 故 不 能 管 理 和使 用 擴(kuò) 展 存 儲 器 。 它 在 復(fù) 位 時 ， 啟 動 地 址 為FFFF0H， 在 此 安 裝 一 個 跳 轉(zhuǎn) 指 令 ， 進(jìn) 入 上 電 自檢 和 自 舉 程 序 。 第 4章 存 儲 器2虛地址保護(hù)方式（ 1） 存 儲 器 管 理 機(jī) 制 ： 80386先 使 用 段 機(jī) 制 ， 把 包含 兩 個 部 分 的 虛 擬 地 址 空 間 轉(zhuǎn) 化 為 一 個 中

28、間 地 址 空間 的 地 址 ， 然 后 再 用 分 頁 機(jī) 制 把 線 性 地 址 轉(zhuǎn) 化 為 物理 地 址（ 2） 分 段 分 頁 機(jī) 制 ： 是 所 管 理 的 存 儲 器 塊 具 有 固定 的 大 小 它 把 線 性 地 址 空 間 中 的 任 一 頁 映 射 到 物 理空 間 的 一 頁 。 第 4章 存 儲 器（ 3） 保 護(hù) ： 第 一 是 保 護(hù) 操 作 系 統(tǒng) 的 存 儲 段 和 其專 用 處 理 寄 存 器 不 被 應(yīng) 用 程 序 所 破 壞 ； 第 二 是 為每 一 個 任 務(wù) 分 配 不 同 的 虛 地 址 空 間 ， 從 而 使 不 同任 務(wù) 之 間 完 全 隔 離

29、， 實(shí) 現(xiàn) 任 務(wù) 的 保 護(hù) 。（ 4） 虛 擬 存 儲 器 的 概 念 ： 由 存 儲 器 管 理 機(jī) 制 以及 一 個 大 容 量 的 快 速 硬 盤 存 儲 器 或 光 盤 支 持 。 第 4章 存 儲 器3虛擬8086方式 支 持 存 儲 管 理 、 保 護(hù) 及 多 任 務(wù) 環(huán) 境 中 執(zhí) 行 8086程 序 ， 創(chuàng) 建 一 個 在 虛 擬 8086方 式 下 執(zhí) 行 8086程 序 的任 務(wù) ， 可 以 使 CPU同 時 執(zhí) 行 三 個 任 務(wù) ： 以 32位 虛 地址 保 護(hù) 方 式 執(zhí) 行 第 一 個 任 務(wù) 的 80386程 序 ； 以 16位 虛地 址 保 護(hù) 方 式 執(zhí)

30、行 第 二 個 任 務(wù) 的 80286程 序 ； 以 虛 擬8086方 式 執(zhí) 行 第 三 個 任 務(wù) 的 8086程 序 。 返 回 本 節(jié) 第 4章 存 儲 器4.5.6 高速緩存器Cache 當(dāng) CPU進(jìn) 行 第 一 次 訪 問 時 ， 也 把 數(shù) 據(jù) 存 到 高速 緩 存 區(qū) 。 之 后 ， 當(dāng) CPU再 次 訪 問 這 一 區(qū) 域 時 ，CPU就 可 以 直 接 訪 問 高 速 緩 存 區(qū) ， 而 不 需 要 再 去訪 問 低 速 主 存 儲 器 。 由 于 高 速 緩 存 器 容 量 遠(yuǎn) 小 于低 速 大 容 量 主 存 儲 器 ， 所 以 它 不 可 能 包 含 后 者 的所 有 信 息 。 高 速 緩 存 器 設(shè) 計(jì) 的 目 標(biāo) 就 是 使 CPU訪問 盡 可 能 在 高 速 緩 存 器 中 進(jìn) 行 。 返 回 本 節(jié) 第 4章 存 儲 器THANK YOU VERY MUCH ！本 章 到 此 結(jié) 束 ，謝 謝 您 的 光 臨 ！ 返 回 本 章 首 頁結(jié) 束 放 映