《數(shù)字電子技術(shù)課程設(shè)計 報告 -修改》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)課程設(shè)計 報告 -修改（21頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、中央民族大學(xué)
數(shù)字電子課程設(shè)計
小組成員：
中央民族大學(xué)
課程設(shè)計任務(wù)書
課程名稱：電子技術(shù)課程設(shè)計
題??目：串行數(shù)據(jù)檢測器電路設(shè)計
?
專業(yè)班級：
?????? 學(xué)生姓名：???
?????? 指導(dǎo)老師：????
審??批：
?
?
任務(wù)書下達(dá)日期：2012年11月15日設(shè)計完成 日期：2012年12月12日
中央民族大學(xué)
目錄
一.設(shè)計內(nèi)容與設(shè)計要求………………
2、…………………1
二. 設(shè)計總體思路、基本原理和框圖…………………2
三. 單元電路設(shè)計（各單元電路圖）…………………13
四. 總電路設(shè)計（總電路圖）…………………………15
五. 安裝、調(diào)試步驟……………………………………16
六. 故障分析與電路改進(jìn)………………………………17
七. 總結(jié)與設(shè)計調(diào)試體會………………………………21
八．附錄（元器件清單）………………………………22
九．參考文獻(xiàn)……………………………………………24
十.課程設(shè)計成績評分表…………………………………25
中央民族大學(xué)
一：設(shè)計內(nèi)容與設(shè)計要求
1、設(shè)計內(nèi)容
設(shè)計
3、一個串行數(shù)據(jù)檢測器。
要求：連續(xù)輸入3個或3個以上的1時輸出為1，其他輸入情況下輸出為0。
2、設(shè)計要求：
a. 設(shè)計思路清晰，給出整體設(shè)計框圖；
b． 程序編寫簡潔，要求給出關(guān)鍵的注釋；
c． 下載程序到FPGA開發(fā)板，調(diào)試程序；
e． 寫出設(shè)計報告；
3、主要設(shè)計條件
a.quartusii_60開發(fā)環(huán)境；
b. FPGA開發(fā)板。
二. 設(shè)計總體思路、基本原理和框圖
1.基本原理：
JK觸發(fā)器原理:
J
K
Q’
主
從
S
R
Q
Q
Q’
CLK
4、
1
0
1
1
0
1
1
1
0
1
1
0
0
0
1
0
1
1
0
1
1
0
0
1
1
1
0
0
0
0
0
0
X
X
X
X
主從JK觸發(fā)器的邏輯功能表
J
K
說 明
0
0
保持
0
1
0
復(fù)位
1
0
1
置位
1
1
計數(shù)
2、分析方法
a、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖
5、或狀態(tài)轉(zhuǎn)換表
1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；
2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；
3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。
b、 狀態(tài)化簡
若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。
c、 狀態(tài)分配
狀態(tài)分配也叫狀態(tài)編碼
1.確定觸發(fā)器的數(shù)目n ；
2.確定電路的狀態(tài)數(shù)M ，應(yīng)滿足2n－1
6、碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應(yīng)起來。
d、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程
1. 選定觸發(fā)器的類型；
2. 由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。
e 、根據(jù)得到的方程式畫出邏輯圖
f、 檢查設(shè)計的電路能否自啟動
若電路不能自啟動，則應(yīng)采取下面措施：
1. 通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；
2. 通過修改邏輯設(shè)計加以解決
C、框圖
3.總體思路:
a、首先進(jìn)行邏輯抽像：
取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測結(jié)果為輸出變量，用Y表示。設(shè)電路在沒有輸入1以前的狀態(tài)為
7、S0，輸入一個1以后的狀態(tài)為S1，連續(xù)輸入二個1以后的狀態(tài)為S2，連續(xù)輸入3個或三個以上1以后的狀態(tài)為S3。若以S表示電路的現(xiàn)態(tài)，以S*表示電路的次態(tài)依據(jù)設(shè)計要求便可得到表a-1狀態(tài)轉(zhuǎn)化表和a-2狀態(tài)轉(zhuǎn)化圖。
表a-1
S*/Y S
X
S0
S1
S2
S3
0
S0/0
S0/0
S0/0
S0/0
1
S1/0
S2/0
S3/1
S3/1
圖a-2
b.進(jìn)行狀態(tài)化簡：
比較一下Q2和Q3這兩個狀態(tài)便可發(fā)現(xiàn)，他們在同樣的輸入狀態(tài)下有同樣的輸出，而且轉(zhuǎn)換后得到同樣的狀態(tài)。因此Q2和Q3是等價狀態(tài)，可以合并為一個。
從物理概
8、念上也不難理解，當(dāng)電路處于Q2狀態(tài)時表明已經(jīng)輸入了二個1。如果在電路轉(zhuǎn)換到Q2狀態(tài)的同時輸入也改換為下一位輸入數(shù)據(jù)（當(dāng)輸入數(shù)據(jù)來自移位寄存器的串行輸出，而且移位寄存器和數(shù)據(jù)檢測器由同一時鐘信號操作時，就工作在這種情況），那么只要下個輸入為1，就表明連續(xù)輸入3個1了，因而無需再設(shè)置一個電路狀態(tài)，于是就得到了圖a-3所示化簡后的狀態(tài)轉(zhuǎn)換圖。
圖a-3
c.狀態(tài)分配：
在電路狀態(tài)M=3的情況下，根據(jù)式：可知，應(yīng)取觸發(fā)器的位數(shù)n=2。
d. 選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程：
如果取觸發(fā)器狀態(tài)Q1Q0的00、
9、01和10分別代表S0、S1和S2，并選定JK觸發(fā)器組成這個檢測電路，則可從狀態(tài)轉(zhuǎn)換圖畫出電路次態(tài)和和輸出的卡諾圖：
將圖a-4所示的卡諾圖分解為分別表示S1*，S0和Y的三個卡諾圖：
經(jīng)過化簡后得到電路的狀態(tài)方程:
由上式得驅(qū)動方程：
輸出方程：
e.根據(jù)得到的方程式設(shè)計出電路邏輯圖
f. 檢查設(shè)計的電路能否自啟動：
將狀態(tài)“11” 代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和現(xiàn)態(tài)下的輸出，得到：
由狀態(tài)轉(zhuǎn)換圖a-6可知，此電路可以自啟動。由于電路有輸入信號，故為米利型時序邏輯電路。
圖a-6
三. 單元電路設(shè)計
10、（各單元電路圖）
本設(shè)計中中用到的單元電路為JK觸發(fā)器，其電路邏輯圖如下圖所示：
電路結(jié)構(gòu)：
邏輯符號：
四. 總電路設(shè)計（總電路圖）
根據(jù)得到的方程式設(shè)計總電路圖如下圖：
圖a-5
五. 安裝、調(diào)試步驟
1.Quartus2文本輸入并仿真：
程序代碼：
波形圖：
六. 故障分析與電路改進(jìn)
設(shè)計的邏輯電路圖6.3中：
圖6.3
增加一個D觸發(fā)器( 上升沿觸發(fā), JK觸發(fā)器為下降沿觸發(fā)) , 將檢測數(shù)據(jù)時確定的電路狀態(tài)延遲至輸入改換為下一位輸入數(shù)據(jù)時再行輸出。也就是說, 使電路狀態(tài)信息的輸出與輸入
11、數(shù)據(jù)的改換同步。修改后的電路如圖6.8所示：
圖6.8 狀態(tài)信息輸出與輸入數(shù)據(jù)改換同步的檢測器
七. 總結(jié)與設(shè)計調(diào)試體會
本次課程所設(shè)計的是串行數(shù)據(jù)檢測電路。通過這次課程設(shè)計讓我們了解了更多關(guān)于數(shù)字電子計數(shù)的知識，為今后的學(xué)習(xí)打下了堅實的基礎(chǔ)。這個電路設(shè)計是關(guān)于時序邏輯電路的設(shè)計。在時序邏輯電路的設(shè)計中,狀態(tài)化簡不會改變
電路的邏輯功能,不可能使電路產(chǎn)生錯誤輸出。為保證串行數(shù)據(jù)檢測器可靠、正常地工作,可在一般設(shè)計方法的基礎(chǔ)上,依具體情況靈活處時序邏輯電路簡稱時序電路。時序電路有兩大類：同步時序電路和異步時序電路。在同步時序電路中，有一個公共的時鐘信號，電路中各記憶元件受它統(tǒng)一控制
12、，只有在該時鐘信號到來時，記憶元件的狀態(tài)才能發(fā)生變化，從而使時序電路的輸出發(fā)生變化，而且每來一個時鐘信號，記憶元件的狀態(tài)和電路輸出狀態(tài)才可能改變一次。如果時鐘信號沒有到來，輸入信號的改變不能引起電路輸出狀態(tài)的變化。在異步時序電路中，電路沒有統(tǒng)一的時鐘信號，各記憶元件也不受同一時鐘控制，電路的改變是由輸入信號引起的。
本次課程設(shè)計的思想是設(shè)計設(shè)計一個串行數(shù)據(jù)檢測電路，當(dāng)連續(xù)出現(xiàn)三個或三個以上的1時，檢測輸出信號為1，其余情況下的輸出信號為0。總共有六個步驟來設(shè)計，分別是原始狀態(tài)轉(zhuǎn)換圖、狀態(tài)轉(zhuǎn)換表；狀態(tài)化簡； 狀態(tài)分配；選定觸發(fā)器類型、確定激勵和輸出函數(shù)表達(dá)式；根據(jù)得到的方程式畫出邏輯圖；檢查設(shè)
13、計的電路能否自啟動。
八．附錄（元器件清單）
1.JK觸發(fā)器
2.非門
3.與門
程序代碼verilog：
module cxsj(x,clk,r,cout,y);
/*x數(shù)據(jù)輸入變量，clk時鐘信號，r重置檢測器，cout加法計數(shù)，y檢測結(jié)果輸出變量*/
input x,r,clk;
output y;
output [4:0]cout;
reg y;
reg [4:0]cout;
always @(negedge clk)
begin
if(r || !x)//重置檢測器
begin
cout=0;
y=0;
end
else if(x)//計
14、數(shù)
begin
cout=cout+1;
if(cout!=5'b00000 && cout!=5'b00001 && cout!=5'b00010)//數(shù)據(jù)檢測
begin
y=1;
end
end
end
endmodule
九．參考文獻(xiàn)
[1] 唐志宏《數(shù)字電路與系統(tǒng)》大連理工大學(xué)城市學(xué)院電子技術(shù)研究室
[2] 閻石、王紅編《數(shù)字電子技術(shù)第五版》
[3] 蔡惟錚《電子技術(shù)基礎(chǔ)試題精選與答題技巧》哈爾濱工業(yè)大學(xué)出版社出版
[4] 胡曉光、崔建宗、王建華《數(shù)字電子技術(shù)基礎(chǔ) 》
[5] 陳志武主編《數(shù)字電子技術(shù)基礎(chǔ)輔導(dǎo)教案》西北工業(yè)大學(xué)出版社
[6] 曹林根《數(shù)字邏輯》上海交通大學(xué)出版社
18
中央民族大學(xué)
數(shù)字電子技術(shù)課程設(shè)計 報告 -修改
