數(shù)字邏輯設計第八章(第2部分).ppt

《數(shù)字邏輯設計第八章(第2部分).ppt》由會員分享，可在線閱讀，更多相關《數(shù)字邏輯設計第八章(第2部分).ppt（45頁珍藏版）》請在裝配圖網(wǎng)上搜索。

補充：序列信號發(fā)生器（sequencegenerator),序列信號：在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到一組特定的串行數(shù)字信號，通常把這種串行數(shù)字信號叫做序列信號。能夠循環(huán)地產生序列信號的電路稱為序列信號發(fā)生器。序列的長度：序列信號有多少位，就稱序列長度為多少。例如：序列為00011，則序列長度為5。,補充：序列信號發(fā)生器（sequencegenerator),序列信號發(fā)生器的構成方法有多種：,1.使用環(huán)形計數(shù)器設計“1000…0”型序列信號發(fā)生器；2.使用扭環(huán)計數(shù)器設計“11…100…0”（n個“1”，n個“0”）型序列信號發(fā)生器；3.任意類型的序列信號發(fā)生器3-1.使用D觸發(fā)器設計3-2.使用計數(shù)器和多路復用器設計序列信號發(fā)生器；3-3.用移位寄存器設計；4.用線性反饋移位寄存器計數(shù)器設計最大長度的序列,1.順序脈沖發(fā)生器（1000…0類序列）,,有效狀態(tài),1000,0001,0100,0010,利用環(huán)形計數(shù)器器構成“1000”序列發(fā)生器——注意自校正（環(huán)形計數(shù)器）,任何一位Q輸出（如Q0）都可以實現(xiàn)“1000”序列。,2.用扭環(huán)計數(shù)器設計“11110000”序列發(fā)生器,CLK,Q0,Q1,Q2,Q3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,有效圈,利用扭環(huán)計數(shù)器構成“11110000”序列發(fā)生器——注意自校正（Johnson計數(shù)器）,任何一位Q輸出（如Q0）都可以實現(xiàn)“11110000”序列。,例：設計一個110100序列信號發(fā)生器方法：利用D觸發(fā)器設計利用計數(shù)器和數(shù)據(jù)選擇器設計利用移位寄存器設計,3.任意序列信號發(fā)生器,3.1利用D觸發(fā)器設計一個110100序列信號發(fā)生器,1、畫狀態(tài)轉換圖,2、狀態(tài)編碼,000~101表示S0~S5,時序電路的不同狀態(tài)表示輸出序列中不同位。設輸出信號為Y。,3、列狀態(tài)轉換輸出表,3.1利用D觸發(fā)器設計一個110100序列信號發(fā)生器,4、得到激勵方程和輸出方程,1,1,1,d,d,,,D0=Q0’,1,1,d,d,,,D1=Q2’Q1’Q0+Q1Q0’,3.1利用D觸發(fā)器設計一個110100序列信號發(fā)生器,1,1,d,d,,,,D2=Q2Q0’+Q1Q0,1,1,1,d,d,,,Y=Q2’Q1’+Q1Q0,3.1利用D觸發(fā)器設計一個110100序列信號發(fā)生器,5、檢查電路的自啟動能力,000,,,,,,,001,010,011,100,101,110,111,,,電路是自啟動的.,6、得到電路圖(略),3.1利用D觸發(fā)器設計一個110100序列信號發(fā)生器,3.2用計數(shù)器和數(shù)據(jù)選擇器構成序列信號發(fā)生器,方法：1）如果序列長度為L，則將計數(shù)器接成L進制的計數(shù)器：“n1—n1+L”(置數(shù)法或清零法）2）將數(shù)據(jù)選擇器的數(shù)據(jù)輸入“Dn1—Dn1+L”接成要產生序列的信號。3）將計數(shù)器的輸出端接到數(shù)據(jù)選擇器的地址輸入端。,,,例：產生一個6位的序列信號110100,,,,,,+5V,,,,,,+5V,,序列信號輸出,,,,,,,,,,,,,,,,,,,（置數(shù)法）,CLOCK,0,數(shù)據(jù)選擇器74x151的輸入D0-D5接成110100。計數(shù)器74x163接成0-5計數(shù)，并連接到74x151的選擇輸入端CBA，以選擇74x151的D0-D5作為輸出，從而產生所需序列。,例：產生一個6位的序列信號110100,（清零法）,,,,,,,,+5V,,,,,,+5V,,序列信號輸出,,,,,,,,,,,,,,,,,,CLOCK,0,數(shù)據(jù)選擇器74x151的輸入D0-D5接成110100。計數(shù)器74x163接成0-5計數(shù)，并連接到74x151的選擇輸入端CBA，以選擇74x151的D0-D5作為輸出，從而產生所需序列。,3.2用計數(shù)器和數(shù)據(jù)選擇器構成序列信號發(fā)生器,例：產生一個8位的序列信號00010111,CLOCK,0,數(shù)據(jù)選擇器74x151的輸入D0-D7接成00010111。計數(shù)器74x163接成0-7計數(shù)，并連接到74x151的選擇輸入端CBA，以選擇74x151的D0-D7作為輸出，從而產生所需序列。,類似，可以用計數(shù)器和數(shù)據(jù)選擇器產生“1000”、“111000”等序列信號,3.3用移位寄存器實現(xiàn)序列發(fā)生器,用分立的D觸發(fā)器構成移位寄存器實現(xiàn)序列發(fā)生器用MSI移位寄存器（74X194）實現(xiàn)序列發(fā)生器,步驟：1）設序列信號的長度為L，則要求移位寄存器的位數(shù)n滿足條件：2n≥L2）首先選擇滿足此條件的最小值N1，根據(jù)數(shù)據(jù)左移，畫出狀態(tài)圖（序列信號的長度為L，則畫出的狀態(tài)圖中一定有L個狀態(tài)），檢查狀態(tài)圖中的L個狀態(tài)是否兩兩不同，如果是，則N1可用，進入步驟4）；否則進行步驟3）。,3.3用移位寄存器實現(xiàn)序列發(fā)生器,用分立的D觸發(fā)器構成移位寄存器實現(xiàn)序列發(fā)生器用MSI移位寄存器（74X194）實現(xiàn)序列發(fā)生器,步驟（續(xù)）：3）將移位寄存器的位數(shù)增加1，即變?yōu)?N1+1),重新畫出狀態(tài)圖，再檢查狀態(tài)圖中的L狀態(tài)是否兩兩不同，如果是，則（N1+1）可用；否則將移位寄存器的位數(shù)增加1，即變?yōu)?N1+2),重復上面過程，直到狀態(tài)圖中的L狀態(tài)兩兩不同為止。這時的移位寄存器的位數(shù)才是最后的值。4）再根據(jù)狀態(tài)圖畫出左移時最低位輸入的卡諾圖，求出其表達式。如果有無關項，還要求檢察電路的自啟動能力。移位寄存器的某位輸出即為所要求的序列信號。,3.3.1用D觸發(fā)器構成的移位寄存器實現(xiàn)序列信號發(fā)生器,例：產生一個8位的序列信號00010111,解：因為序列長度為8，所以至少需要3個D觸發(fā)器構成左移的移位寄存器。,狀態(tài)圖：Q2Q1Q0,狀態(tài)圖中的8個狀態(tài)兩兩互不相等。,10111000,Q2*Q1*Q0*,000001010101011111110100,,,D0=Q0*,,,Q2,Q1Q0,01,00,01,11,10,D0,D0=Q2Q1’Q0+Q2’Q1+Q2’Q0’,電路的狀態(tài)轉換表：,00101010101111111000000,Q2Q1Q0,,所以，Q2輸出的序列即為00010111。,原狀態(tài),新狀態(tài),例：產生一個8位的序列信號00010111,,,,,DQCKQ,,,,,,DQCKQ,,,,,,DQCKQ,,,,,,,,,CLOCK,D0,Q1,Q2,Q0,,,,,,,,,,,,,,,,,,例：產生一個8位的序列信號00010111,D0=Q2Q1’Q0+Q2’Q1+Q2’Q0’,,3.3.2用移位寄存器74X194構成序列信號發(fā)生器,例：產生一個8位的序列信號00010111,狀態(tài)圖：用74x194的低3位輸出QBQCQD,10111000,QBQCQD,000001010101011111110100,,,LIN,,,所以，QB輸出的序列即為00010111。,例：產生一個8位的序列信號00010111,QB,QCQD,01,00,01,11,10,LIN,LIN=QBQC’QD+QB’QC+QB’QD’,3.3.2用移位寄存器74X194構成序列信號發(fā)生器,例：產生一個8位的序列信號00010111,LIN=Q2Q1’Q0+Q2’Q1+Q2’Q0’,3.3.2用移位寄存器74X194構成序列信號發(fā)生器,例：產生一個4位的序列信號1101,解：1）因為序列長度為4，所以先選擇2位的左移移位寄存器（即，2個D觸發(fā)器）。,狀態(tài)圖：Q1Q0,可見，這四個狀態(tài)中有兩個狀態(tài)相同，所以2位的移位寄存器不合適。下面選擇3位的移位寄存器，重新畫出狀態(tài)圖為：,狀態(tài)圖：Q2Q1Q0,可見，這四個狀態(tài)各不相同，所以3位的移位寄存器合適。,1110,Q2*Q1*Q0*,110101011111,,,D0=Q0*,,,Q2,Q1Q0,01,00,01,11,10,D0,D0=Q2’+Q1’,2）電路的狀態(tài)轉換表：,101011111110,Q2Q1Q0,,所以，Q2輸出的序列即為1101。,狀態(tài)圖：Q2Q1Q0,110,011,,,原狀態(tài),新狀態(tài),例：產生一個4位的序列信號1101,,,狀態(tài)圖：Q2Q1Q0,110,011,,,3）檢察自啟動，無用狀態(tài)的轉換見上面狀態(tài)圖中的紅色區(qū)域，可見它們是有效循環(huán)圈的分支，因此電路是自啟動的。,Q2,Q1Q0,01,00,01,11,10,D0,D0=Q2’+Q1’,,,例：產生一個4位的序列信號1101,,,DQCKQ,,,,,,DQCKQ,,,,,,DQCKQ,,,,,,,,,CLOCK,D0,Q1,Q2,Q0,,,,,,D0=Q2’+Q1’=(Q2Q1)’,例：產生一個4位的序列信號1101,4）電路圖,補充：序列檢測器,1.用觸發(fā)器（D、JK）設計序列檢測器（見第7章的例題）2.用移位寄存器和邏輯門電路設計序列檢測器3.用移位寄存器和譯碼器設計序列檢測器,1.移位寄存器和邏輯門實現(xiàn)序列檢測功能,例題：設計一個110串行序列檢測電路，,利用移位寄存器實現(xiàn),當電路檢測到,輸入A連續(xù)出現(xiàn)110時，輸出Z為1,1.移位寄存器和邏輯門實現(xiàn)序列檢測功能,例題：設計一個110串行序列檢測電路，,利用移位寄存器實現(xiàn),,,,,,,,,,,,Z,當電路檢測到,輸入A連續(xù)出現(xiàn)110，且輸入B為1時，輸出Z為1。,1.移位寄存器和邏輯門實現(xiàn)序列檢測功能,設計一個1011串行序列檢測電路，,利用移位寄存器實現(xiàn),當電路檢測到,輸入A連續(xù)出現(xiàn)1011，輸出Z為1。,類似，可以設計“100”、“111”、“1110”等序列監(jiān)測器。,2.移位寄存器和譯碼器實現(xiàn)序列檢測功能,設計一個110串行序列檢測電路，,,74x138,,,,ABC,,,,,Y0Y1Y2Y3Y4Y5Y6Y7,,,,,,,Y,類似，可以設計101，111，010等序列檢測器。,,,,,,,,,,,,,,,,,,,,,,+5V,G1,G2AG2B,2.移位寄存器和譯碼器實現(xiàn)序列檢測功能,設計一個1101串行序列檢測電路，,類似，可以設計長度為4的其它序列的檢測器。,CLKCLRS1S0LINDQDCQCBQBAQARIN,,,,,,,,,,74x194,,,,,,,,74x154,,,,ABCD,,,,,Y0Y1Y2Y3…Y13Y14Y15,,,,,,,Y,,,,,,,,,,,,,,,G1G2,,時序邏輯部分小結,第7章時序邏輯設計原理第8章時序邏輯設計實踐,基本時序元件鎖存器和觸發(fā)器時鐘同步狀態(tài)機結構、類型時鐘同步狀態(tài)機的分析（方法、步驟）時鐘同步狀態(tài)機的設計（方法、步驟）,S-R型、D型、J-K型、T型邏輯符號、功能表、特征方程、時序特性不同觸發(fā)器之間的相互轉換,第7章時序邏輯設計原理,第8章時序邏輯設計實踐,小規(guī)模集成（SSI）芯片鎖存器和觸發(fā)器中規(guī)模集成（MSI）芯片多位鎖存器和寄存器計數(shù)器移位寄存器序列發(fā)生器序列檢測器,計數(shù)器,行波計數(shù)器、同步二進制加法計數(shù)器的結構計數(shù)器的應用實現(xiàn)任意模m計數(shù)器（分頻器）用作序列信號發(fā)生器獲得m中取1碼,移位寄存器,移位寄存器的結構（串入、并入、串出、并出）移位寄存器的應用實現(xiàn)串/并轉換用作序列信號檢測器用作序列信號發(fā)生器移位寄存器型計數(shù)器環(huán)型計數(shù)器（m中取1碼）扭環(huán)計數(shù)器線性反饋移位寄存器（LFSR）計數(shù)器,第8章作業(yè),8.13、8.148.15、8.168.358.388.46、8.558.58,補充習題：1用D觸發(fā)器設計“000”序列檢測器用移位寄存器74X194和74X138譯碼器實現(xiàn)“000”序列檢測器。用計數(shù)器和多路復用器實現(xiàn)“01111110”序列發(fā)生器用D觸發(fā)器設計一個五進制加/減計數(shù)器，進位/借位輸出為C，控制位M=0時，加法計數(shù)；M=1時，減法計數(shù)。判斷下列電路是幾進制的計數(shù)器，畫出狀態(tài)圖,,,,,,,,,,,,,,,,,,,,74X160,2,1,9,7,10,3,4,5,6,14,13,12,11,15,CLK,CLR,LD,ENP,ENT,A,B,C,D,QA,QB,QC,QD,RCO,,,1,CLOCK,,,,,,,,,,,,,,,,,,,,,,,,,,,,,74X160,2,1,9,7,10,3,4,5,6,14,13,12,11,15,CLK,CLR,LD,ENP,ENT,A,B,C,D,QA,QB,QC,QD,RCO,,,1,CLOCK,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,74X160,2,1,9,7,10,3,4,5,6,14,13,12,11,15,CLK,CLR,LD,ENP,ENT,A,B,C,D,QA,QB,QC,QD,RCO,,,1,CLOCK,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,74X160,2,1,9,7,10,3,4,5,6,14,13,12,11,15,CLK,CLR,LD,ENP,ENT,A,B,C,D,QA,QB,QC,QD,RCO,,,1,CLOCK,,,,,,,,,,,