EDA技術與VHDL實用教程

《EDA技術與VHDL實用教程》由會員分享，可在線閱讀，更多相關《EDA技術與VHDL實用教程（349頁珍藏版）》請在裝配圖網上搜索。

1 2 1 2 3 4 5 現(xiàn)代電子設計技術的核心就是 子設計自動化， 術。利用子設計師可以方便地實現(xiàn) 子電路設計和 3 4 廣義的 除了狹義的 包括計算機輔助分析 如，印刷電路板計算機輔助設計 如。 在廣義的 此它并 不能稱為真正意義上的 5 狹義的 就是以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設計開發(fā)工具的 本書討論的對象專指狹義的 個層次 6 （ 1） （ 2）利用 （ 3） 7 （ 1） 高層綜合與優(yōu)化的理論與方法取得了很大的進展，其結果 大大縮短了復雜的 同時改進了設計質量； （ 2） 采用硬件描述語言來描述 10萬門以上的設計，形成了國際通用的 們均支持不同層次的描述，使得 復雜 于傳遞、交流、保存與修改，并可建立獨立的工藝設計文檔，便于設計重用 ； 8 （ 3）開放式的設計環(huán)境（各廠家均適合）； （ 4） 自頂向下的算法； （ 5）豐富的元器件模塊庫； （ 6）具有較好的人機對話界面與標準的 （ 7）建立并行設計工程框架結構的集成化設計環(huán)境，以適應當今 模大而復雜，數字與模擬電路并存，硬件與軟件并存，產品上市更新快。 9 20世紀 70年代 計算機輔助設計 20世紀 80年代 計算機輔助工程設計階段 20世紀 90年代 電子系統(tǒng)設計自動化階段 10 （一）硬件描述語言 硬件描述語言（ 各種描述方法中最能體現(xiàn) 所謂硬件描述語言，實際就是一個描述工具，其描述的對象就是 待設計電路系統(tǒng)的邏輯功能、實現(xiàn)該功能的算法、選用的電路結構以及其他各種約束條件 等。 通常要求 能描述系統(tǒng)的結構。 11 目前主要有以下兩種 1 983年由 司首創(chuàng)的，主要用于數字系統(tǒng)的設計。 2 0世紀 80年代后期，出于軍事工業(yè)的需要開發(fā)的。 12 級 描述語言，適用于電路高級建模，綜合的效率和效果較好。 級 的描述語言，適用于描述門級電路， 容易控制電路資源，但其對系統(tǒng)的描述能力不如 13 （二）可編程邏輯器件 可編程邏輯器件（簡稱 一種由用戶編程來實現(xiàn)某種邏輯功能的新型邏輯器件。 它不僅速度快、集成度高，能夠完成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數可多達上萬次。 使用可編程邏輯器件可大大簡化硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性。 14 目前， 場可編程門陣列 )和 雜可編程邏輯器件 )兩大類。 速度和高可靠性。由于它們的明顯特點，可以應用于超高速領域和實時測控方面以及嵌入式領域等等。 15 （三） 目前在國內比較流行的 件工具主要有 AX+和 、四家公司的 16 表 0 廠商 軟件適用器件系列 軟件支持的描述方式 AX+ 邏輯圖、波形圖、 邏輯圖、 邏輯圖、 邏輯圖、 邏輯圖、 17 手工設計方法的缺點是： 1)復雜電路的設計 、 調試十分困難 。 2)如果某一過程存在錯誤 ， 查找和修改十分不便 。 3)設計過程中產生大量文檔 ，不易管理 。 4)對于集成電路設計而言 ， 設計實現(xiàn)過程與具體生產工藝直接相關 ， 因此可移植性差 。 5)只有在設計出樣機或生產出芯片后才能進行實測 。 1)采用硬件描述語言作為設計輸入 。 2)庫 (引入 。 3)設計文檔的管理 。 4)強大的系統(tǒng)建模 、 電路仿真功能 。 5)具有自主知識產權 。 6)開發(fā)技術的標準化 、 規(guī)范化以及 7)適用于高效率大規(guī)模系統(tǒng)設計的自頂向下設計方案 。 8)全方位地利用計算機自動設計 、 仿真和測試技術 。 9)對設計者的硬件知識和硬件經驗要求低 。 10)高速性能好 。 11)純硬件系統(tǒng)的高可靠性 。 18 8位 波器階數 單位： 到相當速度所需 單位： 162432 104 101 103 105 832 1616 2472 3360 19 個層次 1、邏輯行為的實現(xiàn) 2、控制與信號傳輸功能的實現(xiàn) 3、算法的實現(xiàn) 如：譯碼器、紅綠交通燈控制、表決器、顯示掃描器、電梯控制、乒乓球等電路的設計，時鐘頻率一般低于 4如：各類信號發(fā)生器、 A/S/2通信、鐘頻率一般在 25 如：離散 字濾波器、浮點乘法器、高速寬位加法器、數字振蕩器、數字鎖相環(huán)、調制解調器、圖象 鐘頻率一般在 50 20 電子 漸在教學、科研、產品設計與制造等各方面都發(fā)揮著巨大的作用。 1 2 3 4 第 1章 21 要求 熟悉面向 知識點 理解可編程邏輯器件 掌握面向 掌握面向 理解硬件描述語言 重點和難點 軟件包 硬件描述語言 22 23 第 1章 可編程邏輯器件 24 可編程邏輯器件 一、可編程邏輯器件概述 （一） 雜可編程邏輯器件 場可編程門陣列 上至高性能的 至簡單的 74系列電路，都可以用 程師可以通過傳統(tǒng)的原理圖輸入法或是硬件描述語言，自由的設計一個數字系統(tǒng)。 如何使用 數字電路基礎，會使用計算機，有一定編程基礎。 25 二、 可編程邏輯器件 （ P L D ） 簡單 P L D 復雜 P L D P R O M P A L P L A G A L C P L D F P G A 26 27 三、 （一）基于乘積項（ （二）乘積項結構 邏輯實現(xiàn)原理 （三）查找表（ 原理與結構 （四）查找表結構的 28 與陣列（固定）或陣列（可編程）0例：用 29 30 查找表 31 接燒寫程序 掉電后程序丟失 ；理論上擦寫 100萬次 以上；一般使用需要外掛 以達到幾百萬門電路 。 比如 接燒寫程序 掉電后程序不會消失 ；一般可以擦寫 幾百次 ，并且一般宏單元在 512以下。（比如 000/7000/9000和 四、選擇 32 輸入的組合邏輯。 如果設計中使用到大量觸發(fā)器，那么使用 往都是幾千上萬， 12個邏輯單元，而且如果用芯片價格除以邏輯單元數量， 33 面向 硬 件 測 試測 試 電 路仿真器功 能 仿 真行 為 仿 真時 序 仿 真 仿 真功 能 仿 真編程、下載編 程 器 / 下 載 電 纜V H D L / V e r i l o 圖 、 S R A M 文件、自 動 優(yōu) 化 、 布 局 、 布 線 / 適 配F P G A / C P L D 布 線 / 適 配 器( E D I F , X N F , V H D L )網 表 文 件程序邏 輯 綜 合 、 優(yōu) 化合器生成 程序圖 形 編 輯 器文 本 編 輯 器34 1源程序的編輯和編譯 常用的源程序輸入方式有三種： (1) 原理圖輸入方式： (2) 狀態(tài)圖輸入方式： (3) 35 利用 理圖輸入方式比較容易掌握，直觀且方便。 （ 1）原理圖輸入方式： 36 (2) 狀態(tài)圖輸入方式： 以圖形的方式表示狀態(tài)圖進行輸入。當填好時鐘信號名、狀態(tài)轉換條件、狀態(tài)機類型等要素后，就可以自動生成 種設計方式簡化了狀態(tài)機的設計，比較流行。 (3) 最一般化、最具普遍性的輸入方法，任何支持 2邏輯綜合和優(yōu)化 邏輯綜合，就是將電路的高級語言描述轉換成低級的，可與 邏輯映射的過程，就是將電路的高級描述，針對給定硬件結構組件，進行編譯，優(yōu)化、轉換和綜合，最終獲得 門級電路甚至更底層的電路描述文件。 而網表文件就是按照某種規(guī)定描述電路的基本組成及如何相互連接的關系的文件。 37 3目標器件的布線 /適配 所謂邏輯適配，就是將由綜合器產生的網表文件針對某一具體的目標器件進行邏輯映射操作。其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布線與操作等，配置于指定的目標器件中，產生最終的下載文件，如 38 4目標器件的編程 /下載 如果編譯、綜合、布線 /適配和行為仿真、功能仿真、時序仿真等過程都沒有發(fā)現(xiàn)問題，即滿足原設計的要求，則可以將由 適配器產生的配置 /下載文件通過編程器或下載電纜載入目標芯片 。 39 5設計過程中的有關仿真 設計過程中的仿真有三種，它們是： 行為仿真： 該仿真只是根據 具體電路沒有關系。 功能仿真： 就是將綜合后的 時序仿真： 該仿真已將器件特性考慮進去，因此可以得到精確的時序仿真結果。 40 6硬件仿真 /硬件測試 所謂 硬件仿真 ，就是在 利用 過后再將其 一過程稱為硬件仿真。 所謂 硬件測試 ，就是針對 下載文件下載到 系統(tǒng)的設計進行的功能檢測，這一過程稱為硬件測試。 注意： ，固需要硬件仿真和測試。 41 二、 分析方法 基于 頂向下 進行設計的。 即首先采用可完全獨立于目標器件芯片物理結構的硬件描述語言，在系統(tǒng)的基本功能或行為級上對設計的產品進行描述和定義，結合多層次的仿真技術，確保設計的可行性與正確性的前提下，完成功能確認。 然后利用 功能描述轉換成某一具體目標芯片的網表文件，輸出給該器件廠商的布局布線適配器，進行邏輯映射及布局布線，再利用產生的仿真文件進行包括功能和時序的驗證，以確保實際系統(tǒng)的性能。 42 43 采用自頂向下的設計方法有如下優(yōu)點 : (1) 自頂向下設計方法是一種模塊化設計方法。符合常規(guī)的邏輯思維習慣； (2) 高層設計同器件無關，可以完全獨立于目標器件的結構。 (3) 采用硬件描述語言，設計易于在各種集成電路工藝或可編程器件之間移植。 (4) 適合多個設計者同時進行設計。 三、表示方法 1、文本表示方式（ 2、圖形表示方式（原理圖，狀態(tài)圖、波形圖） 3、文本、圖形混用方式 44 45 四、實現(xiàn)方法 1硬件描述語言編程實現(xiàn)法 2原理圖設計實現(xiàn)法 3參數可設置兆功能塊實現(xiàn)法 4軟的或硬的 46 面向 目前世界上有十幾家生產 大的三家是： 中 0%以上的市場份額。通常來說，在歐洲用 日本和亞太地區(qū)用 美國則是平分秋色。 可以講 于 內很多人喜歡用 司I、 I，考慮到 以本書的 I。 47 設計流程圖 48 設計輸入文件類型 49 硬件描述語言 一 、 硬件描述語言 常用硬件描述語言有 面從使用方面將三者進行對比。 1邏輯描述層次 2設計要求 3綜合過程 4對綜合器的要求 5支持的 6國際化程度 50 本章小結 概 述 可編程邏輯器件 面向 面向 硬件描述語言 第 2章 設計法入門 51 作者 : 蘇莉萍 陳東 廖超平 要求 掌握 I 器件編程 知識點 理解 理解 I 器件編程 重點和難點 52 作者 : 蘇莉萍 陳東 廖超平 第 2章 設計法入門 應用數字邏輯電路的基本知識，使用用 可以把原有的使用中小規(guī)模的通用數字集成電路設計的數字系統(tǒng)移埴到 面以一個一位數值比較器的設計為例說明 一、建立工程文件夾 1新建一個文件夾作為工程項目目錄 首先在計算機中建立一個文件夾作為工程項目目錄，此工程目錄不能是根目錄，比如 D:，只能是根目錄下的目錄，比如D: 2建立工程項目 運行 執(zhí)行 令 ,建立工程。如下圖示。 在圖 2 在所彈出的 寫 中第一、第二、第三個文本框分別是工程項目目錄、項目名稱和項目頂層設計實體的名稱。 按 現(xiàn)添加工程文件的對話框如圖 若原來已有文件，可選擇，這里直接按 擇 在 據需要選擇一種型號的 后在“ 中根據需要的 意在 顯示所有的器件型號。再點擊 現(xiàn)下面的對話框。 這是選擇其它 們使用 此不作任何改動。按 1 建立原理圖文件 執(zhí)行 出新建文件對話框如圖。 二、編輯設計圖形文件 執(zhí)行 把它另存為文件名是 文件后綴為 將 “ to 項選中 ， 使該文件添加到剛建立的工程中去 。 如圖下示 。 2編輯輸入原理圖文件 （ 1）元件的選擇與放置 （ 2）連接各個元件符號 （ 3）設定各輸入輸出管腳名 完成原理圖編輯輸入后，保存設計圖形文件，就可編譯設計圖形文件。執(zhí)行 行編譯。 編譯結束后，會出現(xiàn)如下頁圖對話框，對話框會顯示編譯的錯誤和警告的情況。若有錯誤 , 則可先雙擊編譯器界面下方出現(xiàn)的第一個錯誤提示，可使第一個錯誤處改變顏色。檢查糾正第一個錯誤后保存再編譯，如果還有錯誤，重復以上操作，直至最后通過。最后通過時應沒有錯誤提示但可有警告提示。 三、編譯設計圖形文件 可以通過查看編譯報告了解有關情況，比如定時分析情況，下圖是編譯報告中關于每個輸出信號對輸入信號的延遲時間的報告。 (1)新建用于仿真的波形文件 (2)添加需要的輸入輸出引腳 (3)設置仿真時間 (4)設置柵格的大小 (5)設置輸入信號的波形 (6)保存文件，保存名為默認名 (7)進行功能仿真 四、時序仿真設計文件 執(zhí)行 本設計電路封裝生成一個元件符號，供以后在原理圖編輯器下進行層次設計時調用。 五、生成元件符號 使用 I 軟件成功編譯工程之后，就可以對 件進行編程或配置，進而進行硬件測試。 I 塊生成 I 以用編程文件與 程硬件一起對器件進行編程或配置。 還可以使用 I 獨立版本對器件進行編程和配置。 2 2 I 器件編程 一、編程硬件與編程模式 所使用的 程硬件可以是 I 或 載電纜或 程單元 (國內許多開發(fā)板和實驗箱使用 體情況請查看所使用的開發(fā)板和實驗箱的有關所明。 有四種編程模式： 被動串行模式 ( 式、主動串行編程模式 (插座內編程模式（ 被動串行和 程硬件對單個或多個器件進行編程。主動串行編程模式使用 行配置器件進行編程。 插座內編程模式使用 程硬件對單個 配置器件進行編程。 二、器件設置和引腳的鎖定 1 器件的選擇 2選擇配置器件的工作方式（可不做） 3選擇配置器件（使用 4選擇閑置引腳的狀態(tài)（可不做） 5引腳的鎖定 三、編程下載設計文件 1 式編程下載 （ 1）硬件連接； （ 2）打開編程窗口、選擇編程模式和配置文件； （ 3）設置編程器（若是初次安裝時）； （ 4）配置下載。 2 主動串行編程模式 ( （ 1） 硬件連接 （ 2） 打開編程窗口 （ 3） 選擇編程模式和配置文件 （ 4） 設置編程器 （ 若是初次安裝時 ） （ 5） 編程下載 四、設計電路硬件調試 下載成功后即可進行設計電路硬件調試。具體方法應考慮所設計電路功能和開發(fā)板或實驗箱的具體情況，這里不做詳細介紹。 本章小結 件編程 原理圖輸入法 建立工程文件夾 編輯設計圖形文件 編譯設計圖形文件 時序仿真設計文件 生成元件符號 編程硬件與編程模式 器件設置和引腳的鎖定 編程下載設計文件 設計電路硬件調試 要求 進一步掌握 知識點 原理圖輸入法中 原理圖輸入法中 原理圖輸入法中的層次化設計 重點和難點 原理圖輸入法中的層次化設計 第 3章 原理圖輸入法中 理圖輸入法中 理圖輸入法中的層次化設計 理圖輸入法中 在 供使用的元件庫除了基本邏輯元件庫以外，還有 要將設計文件保存至工程文件夾，并設置成 則，編譯不成功； 線不實、不在工程文件夾下等； 建立波形文件的方法； 仿真之前，應先設置 便有足夠長的仿真時間； 仿真變量的設置：只給輸入變量加入，輸出是結果，是用來驗證電路正確與否的，故輸出不能設值； 最好在全局范圍內設值，否則，保存的波形不好看 . 原理圖輸入法常見錯誤 例 3 1 用 74151設計一個三人表決電路。 三人表決電路的真值表如下： a b c y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 其最小項表達式是： 根據 可知道使用 74151設計的三人表決電路的原理圖。 a b 同時，波形仿真結果如下： 例 3 2 用兩塊 74161設計一個五十進制的計數器。 74161是 4位二進制加法計數器 ，將兩塊 74161可得八位二進制加法計數器。其模是 256。如果計數器從開始 0計數，要構成五十進制的計數器，當計數器的值計到十進制數 49即二進制數 00110001時，要讓兩塊 74161的同步置數端有效，使兩塊74161同時置零。根據此要求設計電路如下圖。 其仿真波形如圖： 在原理圖輸入法中，有三種元件之間的連線 : 節(jié)點（ 總線（ 一般的不是節(jié)點和總線的連線。 隨著設計的數字系統(tǒng)越來越復雜，系統(tǒng)中每個模塊都要從頭開始設計是非常困難的。 知識產權的出現(xiàn)使得設計過程變得簡單得多。 計成參數可修改的模塊，讓其他用戶可以直接調用這些模塊。 用戶可以在自己的 少設計和調試時間，降低開發(fā)成本，提高開發(fā)效率。 3 2原理圖輸入法中 (種，在 一些內帶的基本宏功能(供用戶使用，本節(jié)主要介紹這些 本宏功能可在原理圖設計輸入法中使用，也可在 節(jié)介紹的是基本宏功能在原理圖設計輸入法中使用，后者在第五章再做介紹。 I/包括時鐘數據恢復、鎖相環(huán)、雙數據速率、千兆位收發(fā)器塊 I 儲組件 存儲器、移位寄存器宏模塊和 例 3 4 函數應用 二、 基本宏功能應用實例 通過編譯仿真，其仿真波形如圖 : 例 3 5 函數應用 波形仿真結果： 例 3 6 函數應用 通過編譯仿真，其仿真波形如下圖。 例 3 7 函數應用 通過編譯仿真，其仿真波形如圖 ： 層次化設計也稱“ 自頂向下 ”設計方法，即將一個大的設計項目分解為若干子項目或若干層次來完成。 劃分是從頂層由高往下，而設計則可先設計底層的電路，然后在高層次的設計中，逐級調用低層次的設計結果。原理圖輸入法可很方便地進行層次化設計。 一 般層次化設計法用于較大的項目 ，但由于篇幅的原因，下面用一個不是很大的項目來說明層次化設計法。 3 3原理圖輸入法中的層次化設計 例 3 8 用層次化設計設計一個兩位二進制數乘法器。 1系統(tǒng)分析 兩位二進制數相乘，最多可得四位二進制數，系統(tǒng)可分解為兩個半加器和幾個與門聯(lián)結而成。 2底層電路半加器設計 半加器電路真值表 a b s c 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 由半加器的真值表可得，半加器的邏輯表達式如下： s = a b c = a b 根據半加器的邏輯表達式， 以此文件建立工程，編譯通過，執(zhí)行 成符號 3頂層電路兩位二進制數乘法器設計 根據系統(tǒng)分析所得結論，可按后頁圖設計兩位二進制數乘法器電路。 新建一個工程文件夾 建一個原理圖文件，使用插入符號命令，出現(xiàn)選擇符號的界面，選擇 此文件新建工程。調出有關其他元件并按下圖連線，保存、編譯并通過仿真。 通過編譯仿真，其仿真波形如圖 ： 本例的底層電路符號用原理圖設計輸入法設計后生成，還可以用以后介紹的文本設計輸入法設計后生成，這樣的設計方法稱混合設計輸入法。 本章小結 理圖輸入法中 原理圖輸入法中 原理圖輸入法中的層次化設計 109 要求 掌握 設計邏輯電路的基本方法 。 知識點 理解 理解 理解 理解 理解 重點和難點 110 11 書主要介紹 112 一、輸入編輯 際操作） 1 建立工程項目 2 建立 3 編輯 二、編譯仿真 1編譯 2仿真 113 一個完整的 庫 (程序包 (明 ; 實體 (明 ; 構造體 ( 配置 (。 114 一、庫、程序包 1庫與程序包的概念 程序包（ 預先定義或設計好的數據類型、子程序和各種設計實體的集合； 庫（ 是用來存儲已經完成的程序包等 庫和程序包的引用聲明放在設計文件的最前面。 115 2 常見的庫： （ 1） ： 是最常用的庫，它包含： 些程序包包含有 其中 是許多其他程序包的基礎。 （ 2） ： 是符合 用時不需顯式聲明 ，它包含 116 （ 3） ： 各公司提供的 （ 4） ： 為現(xiàn)行作業(yè)庫，存放設計者的 用戶自己的庫 。使用時不需顯式聲明，但必需在根目錄下建立一個文件夾作為用戶項目目錄，這目錄將被綜合器默認為 ，但 并不以這個文件夾的名字為名字，它的名字是 （ 5） 用戶自定義庫： 用戶自己定義的庫 。 117 3、程序包的定義（ 了解 ） 序包名 程序包首說明語句； 程序包名； 序包名 程序包體說明語句； 包集合名； 重點提示 程序包體為可選項，程序包首與程序包體名字應相同； 118 4、庫與程序包的使用 除 他庫與程序包使用前首先要聲明。 格式如下： 名； 名 項目名； 名 最后的一個 119 例如： 庫說明的作用范圍從實體開始到其所屬構造體、配置為止。 使用下面語句使用用戶定義的程序包； 項目名； 120 實體 （以下摘自北師大出版社教材） 設計實體可以是整個系統(tǒng)，如像 可以是一個芯片、邏輯器件或者是一個最簡單的門電路。 設計實體可以代表任何一個模塊，它可以是某個層次中的一個元件，也可以是設計中的頂層模塊。 121 二、實體 實體 (括 實體聲明 和 結構體 兩部分。 實體聲明部分 描述所設計的電路與外部電路的接口，指定其輸入 /輸出端口或引腳。 結構體 則用來規(guī)定所設計電路的內部結構和輸入與輸出引腳間的邏輯關系。 122 體名 屬表 );口表 );實體名； 123 放在端口聲明之前，指定所設計電路所用到的類屬參數， 如矢量位數、時間單位等 ， 主要在進行考慮一般性的設計時用到，通過改變這些類屬參數可適應不同情況要求。 例如： n:8); 124 描述所設計的電路與外部電路的接口，指定其輸入 /輸出端口或引腳。其格式如下： 口名 : 端口方向 端口數據類型 ; 端口名 : 端口方向 端口數據類型 ); 125 下面是一個實體聲明的例子 (參照課本 S n:8); a:); f: 有 0和 1兩個值， 126 結構體則用來規(guī)定所設計電路的內部結構和輸入輸出引腳間的邏輯關系。其格式如下： 構體名 體名 聲明語句 功能描述語句 結構體名； 127 1、結構體內的聲明語句 結構體的聲明部分用來聲明只能用于所設計電路內部的常數、數據類型、信號、元件和子程序。這些聲明只能用于這個結構體中。 2、功能描述語句的類型 (1)進程語句，其內部為順序語句 。 (2)并行過程調用語句 (3)并行的信號賦值語句包括 簡單信號賦值語句、 條件信號賦值語句和選擇信號賦值語句 。 (4)元件例化語句 (5)生成語句 128 下面是一個實體與結構體的具體例子： S ); F S a; 共陰數碼管及其電路 并行語句( 順序語句特點： 其中每一條語句在行為仿真時的執(zhí)行順序都是按照它們的書寫順序。 并行語句特點： 各個并行語句在行為仿真時的執(zhí)行是同步進行的，其執(zhí)行順序與書寫順序無關。 135 順序語句只能出現(xiàn)在進程 (函數 (過程 (。 進程語句是常用的順序語句。其本身是并行語句。但其內部的語句卻是順序語句。 常見的順序語句有 賦值語句、 還有一些其他不太常用的順序語句。 136 賦值語句分 變量 賦值語句和 信號賦值語句。 變量賦值時間延遲為零； 信號賦值一定存在時間延遲。 137 1、變量賦值語句 例 :=9; B:=7; Z:=X+Y; 其中 A、 都是變量 , :=表示給變量賦值。 變量賦值語句的格式是： 目標變量 :=賦值源表達式 ; 138 2、信號賦值語句 例 y0 y0 y0 擇值 =順序語句； 順序語句； 重點提示 157 例 158 S 1 ); la,lb,lc, ; a OF S