《數(shù)字邏輯設(shè)計(jì)及應(yīng)用 本科3 答案Word版》由會員分享,可在線閱讀,更多相關(guān)《數(shù)字邏輯設(shè)計(jì)及應(yīng)用 本科3 答案Word版(3頁珍藏版)》請?jiān)谘b配圖網(wǎng)上搜索。
1、
姓名__________________ 專業(yè)名稱__________________ 班號________________學(xué)號__________________教學(xué)中心_________________
…………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …線… … … …… … … ……………………
電子科技大學(xué)網(wǎng)絡(luò)教育考卷(C卷)
(20 年至20 學(xué)年度第 學(xué)期)
考試時間 年 月 日(120分鐘) 課程 數(shù)字邏輯設(shè)計(jì)及應(yīng)用(本科) 教師簽名_____
大題號
一
二
三
四
2、
五
六
七
八
九
十
合 計(jì)
得 分
一、填空題(每空1分,共20分)
1、10111012= 135 8= 5D 16= 1110011 格雷碼
2、FF16= 255 10= 001001010101 8421BCD= 010110001000 余3碼
3、已知某數(shù)的反碼是1010101,則該數(shù)的對應(yīng)的原碼是 1101010 ,補(bǔ)碼是 1101011
3、 ;
4、邏輯運(yùn)算的三種基本運(yùn)算是 與或非 ;
圖1-8
5、一個邏輯在正邏輯系統(tǒng)下,表達(dá)式為,則該邏輯在負(fù)邏輯系統(tǒng)下,表達(dá)式為 AB ;
6、邏輯式A/(B+CD/)的反演式為 A+B/(C/+D) ;
7、已知,則( 2,4,5,6,7 )( 2,4,5,6,7 );
8、請問圖1-8邏輯為Y= (AB)/ ;
9、n選1的數(shù)據(jù)選擇器的地址輸入的位數(shù)為 log2n(向上取整) 位,多路輸入端得個數(shù)為
4、 n 個;
10、如果用一個JK觸發(fā)器實(shí)現(xiàn)D觸發(fā)器的功能,已知D觸發(fā)器的輸入信號為D,則該JK觸發(fā)器的驅(qū)動為: J=D;K=D/ ;
11、如果用一個D觸發(fā)器實(shí)現(xiàn)T觸發(fā)器的功能,已知T觸發(fā)器的輸入信號為T,則該D觸發(fā)器的驅(qū)動為: T⊕Q ;
12、如果讓一個JK觸發(fā)器只實(shí)現(xiàn)翻轉(zhuǎn)功能,則該觸發(fā)器的驅(qū)動為: J=K=1 ;
13、利用移位寄存器實(shí)現(xiàn)順序序列信號1001110的產(chǎn)生,則該移位寄存器中觸發(fā)器的個數(shù)為:
大于或等于3 個;
二、選擇題(每題1分,共10分)
1、以下有關(guān)原碼、反碼和補(bǔ)碼的描述正確的是:
5、①.二進(jìn)制補(bǔ)碼就是原碼除符號位外取反加1;
②.補(bǔ)碼即是就是反碼的基礎(chǔ)上再加1;
③.負(fù)數(shù)的原碼、反碼和補(bǔ)碼相同;
④.正數(shù)的原碼、反碼和補(bǔ)碼相同;
2、下列邏輯表達(dá)式中,與不等的邏輯是:
①.
②.
③.
④.
3、已知門電路的電平參數(shù)如下:請問其低電平的噪聲容限為:
①. 0.05V ②. 0.2V
③. 2.95V ④. 2.7V
4、下列邏輯中,與相同的邏輯是:
①. ②.
③. ④.
5、有如下所示波形圖,已知ABC為輸入變量,Y為
6、輸出變量,我們可以得到該邏輯的函數(shù)式為:
①. ②.
圖2-5
③. ④.
6、在同步狀態(tài)下,下面哪種時序邏輯器件的狀態(tài)更新僅僅發(fā)生在時鐘觸發(fā)沿來臨的瞬間,并且狀態(tài)更新的依據(jù)也僅僅取決于當(dāng)時的輸入情況:
①.鎖存器
②.電平觸發(fā)的觸發(fā)器
③.脈沖觸發(fā)的觸發(fā)器
④.邊沿觸發(fā)的觸發(fā)器器
7、或非門所構(gòu)成的SR觸發(fā)器的輸入為S和R,則其工作時的約束條件為:
①. ②.
③. ④.
8、要實(shí)現(xiàn)有效狀態(tài)數(shù)為8的扭環(huán)計(jì)數(shù)器,則所需移位寄存器中的觸發(fā)器個數(shù)為:
①.8 ②.4 ③.3
7、 ④.2
9、下面的電路,屬于組合邏輯的電路是:
①.串行數(shù)據(jù)檢測器
②.多路數(shù)據(jù)選擇器
③.順序信號發(fā)生器
④.脈沖序列發(fā)生器
10、欲將幅度適宜的波形變換為同頻率的矩形脈沖電壓波形,應(yīng)采用
①.計(jì)數(shù)器
②.施密特觸發(fā)器
③.JK觸發(fā)器
④.數(shù)據(jù)選擇器
三、判斷題(每題1分,共10分)
1、如果邏輯AB=AC,則B=C;( Х)
2、如果邏輯A+B=A+C,則B=C;(Х )
整理為word格式
3、如果邏輯AB+AC=1,則A=1;( √ )
4、如果邏輯AB+AC=0,則A=0;
8、(Х )
5、若干個邏輯信號進(jìn)行異或操作,如果這些信號中邏輯“1”的個數(shù)為奇數(shù),則輸出結(jié)果為1;( √ )
6、A⊕1=A/;( √ )
7、A+A+A=A·A·A;( √ )
8、對于CMOS集成門電路而言,與門的結(jié)構(gòu)比與非門的結(jié)構(gòu)更為簡單一些;(Х )
9、TTL邏輯比CMOS邏輯的運(yùn)行功耗更低,所以更利于集成;(Х )
10、影響CMOS集成門電路的運(yùn)行速度主要是傳輸延遲和轉(zhuǎn)換時間;( √ )
四、卡諾圖化簡(8分)
將邏輯F(A,B,C,D)=Sm(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最簡或與函數(shù)式;
9、
F=C/D/+B/D+BC
答案不唯一
五、組合邏輯分析,要求如下(8分)
圖5
完成圖5所示電路的邏輯分析,并寫出:
1、 邏輯Y的函數(shù)式
2、 寫出該邏輯的真值表
1、 函數(shù)式
2、 真值表
六、時序邏輯分析,要求如下:(14分)
請分析圖6所示電路的邏輯,并寫出:
1、 驅(qū)動方程和輸出方程;
2、 狀態(tài)方程;
3、 畫出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表;
圖6
驅(qū)動方程:,
,
10、
狀態(tài)方程:
輸出方程:
狀態(tài)表:
或者狀態(tài)圖:
整理為word格式
七、組合邏輯設(shè)計(jì),要求如下:(8分)
請利用一塊8選1的數(shù)據(jù)選擇器芯片74153來實(shí)現(xiàn)如下邏輯:;可加一定的門電路來實(shí)現(xiàn)。
先對數(shù)據(jù)選擇器進(jìn)行擴(kuò)展,
然后在賦值
八、時序邏輯設(shè)計(jì),要求如下:(10分)
請利用移位寄存器74194和一定的門電路結(jié)構(gòu),設(shè)計(jì)一個3位的扭
11、環(huán)計(jì)數(shù)器,要求該電路能夠自行啟動
1、畫出能夠自行啟動的3位扭環(huán)計(jì)數(shù)器狀態(tài)圖
2、請?jiān)?4194芯片上完成該邏輯,已知74194芯片的邏輯功能定義如下:
能夠自行啟動的3位扭環(huán)計(jì)數(shù)器,其狀態(tài)圖和反饋函數(shù)定義如下:
求反饋函數(shù):
F=Q2/+Q1/Q0
選擇右移方式,完成電路圖如下:
九、時序邏輯設(shè)計(jì),要求如下:(12分)
圖9
1/1
已知一個時序邏輯的狀態(tài)轉(zhuǎn)換圖如圖9所示。請完成該邏輯電路的設(shè)計(jì),無須考慮自啟動問題。選擇D觸發(fā)器來實(shí)現(xiàn)。要求寫出:
1、 狀態(tài)方程
2、 驅(qū)動方程和輸出方程;
3、 畫出邏輯圖
(已知三個狀態(tài)的編碼分別為S0:Q1Q0=00;S1:Q1Q0=01;S2:Q1Q0=10;
狀態(tài)表如下:
狀態(tài)方程:
驅(qū)動方程和輸出方程:
電路圖略;
友情提示:本資料代表個人觀點(diǎn),如有幫助請下載,謝謝您的瀏覽!
整理為word格式