基于FPGA的HDB3編解碼器設(shè)計(jì)開(kāi)題報(bào)告

《基于FPGA的HDB3編解碼器設(shè)計(jì)開(kāi)題報(bào)告》由會(huì)員分享，可在線閱讀，更多相關(guān)《基于FPGA的HDB3編解碼器設(shè)計(jì)開(kāi)題報(bào)告（6頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

XX設(shè)計(jì)開(kāi)題報(bào)告 課題： 基于FPGA的HDB3編解碼器設(shè)計(jì) 專(zhuān)業(yè) 學(xué)生姓名 班級(jí) 學(xué)號(hào) 指導(dǎo)教師 專(zhuān)業(yè)系主任 撰寫(xiě)日期  XXX 課題名稱(chēng)： 基于FPGA的HDB3編解碼器設(shè)計(jì) 課題類(lèi)型： （√） 應(yīng)用型 （ ） 研究型 1. 本課題的意義 HDB3（High Density Bipolar 三階高密度雙極性）碼是在AMI碼的基礎(chǔ)上改進(jìn)的一種雙極性歸零碼，它除具有AMI碼功率譜中無(wú)直流分量，可進(jìn)行差錯(cuò)自檢等優(yōu)點(diǎn)外，還克服了AMI碼當(dāng)信息中出現(xiàn)連“0”碼時(shí)定時(shí)提取困難的缺點(diǎn)，而且HDB3碼頻譜能量主要集中在基波頻率以下，占用頻帶較窄，是ITU-TG.703推薦的PCM基群、二次群和三次群的數(shù)字傳輸接口碼型，因此HDB3碼的編解碼就顯得極為重要了。目前，HDB3碼主要由專(zhuān)用集成電路及相應(yīng)匹配的外圍中小規(guī)模集成芯片來(lái)實(shí)現(xiàn)，但集成程度不高，特別是位同步提取非常復(fù)雜，不易實(shí)現(xiàn)。隨著可編程器件的發(fā)展，這一難題得到了很好的解決。 本文利用現(xiàn)代EDA設(shè)計(jì)方法學(xué)和VHDL語(yǔ)言及模塊化的設(shè)計(jì)方法，設(shè)計(jì)了適合于FPGA實(shí)現(xiàn)的HDB3編譯碼器的硬件實(shí)現(xiàn)方案。不但克服了分立硬件電路帶來(lái)的抗干擾性差和不易調(diào)整等缺陷，而且具有軟件開(kāi)發(fā)周期短、成本低、執(zhí)行速度高、實(shí)時(shí)性強(qiáng)、升級(jí)方便等特點(diǎn)。 2. 課題的基本內(nèi)容： 編碼器設(shè)計(jì)：把二進(jìn)制碼編碼成兩路單極性的碼字輸出，編碼分為四個(gè)模塊：①判斷4個(gè)連“0”位置并插入V；②記相鄰V碼間1的個(gè)數(shù)；③跟蹤V碼位置；④編碼輸出。 解碼器設(shè)計(jì)：①首先根據(jù)HDB3碼的特點(diǎn)檢測(cè)出極性破壞點(diǎn)，即找出4連零碼中添加V碼的位置（破壞點(diǎn)位置）；②其次去掉添加的V碼；③最后去掉4連零碼中添加的B碼以將其還原成單極性不歸零碼。 3. 課題的研究方法、技術(shù)路線、設(shè)計(jì)（研究）方案： 研究方法：查找和本次設(shè)計(jì)相關(guān)的資料，確定整體設(shè)計(jì)方案；學(xué)習(xí)編解碼器原理及仿真程序語(yǔ)言；查閱基于FPGA的HDB3編解碼器設(shè)計(jì)的相關(guān)文獻(xiàn)資料。 技術(shù)路線：本文使用FPGA來(lái)實(shí)現(xiàn)NRZ碼到HDB3碼的轉(zhuǎn)換，基于VHDL語(yǔ)言編程實(shí)現(xiàn)，然后在QuartusⅡ上仿真，根據(jù)仿真效果進(jìn)行硬件調(diào)試。 設(shè)計(jì)方案：①了解HDB3編解碼原理；②設(shè)計(jì)編解碼器；③仿真；④硬件調(diào)試。 4. 課題的效果預(yù)測(cè) ①系統(tǒng)的輸入是二進(jìn)制碼，輸出是兩路單極性碼； ②FPGA的最大工作頻率是100MHZ； ③隨機(jī)信號(hào)輸入相對(duì)編碼信號(hào)輸出延遲了5個(gè)單位時(shí)鐘，解碼信號(hào)延時(shí)了11個(gè)單位時(shí)鐘。 5. 畢業(yè)設(shè)計(jì)（論文）進(jìn)度計(jì)劃 起訖日期 工 作 內(nèi) 容 備 注 3月8日～3月15日 畢業(yè)實(shí)習(xí)以及畢業(yè)設(shè)計(jì)的前期工作，完成中文文獻(xiàn)摘要、英文文獻(xiàn)翻譯、實(shí)習(xí)報(bào)告和設(shè)計(jì)的開(kāi)題報(bào)告 3月16日～3月29日 進(jìn)行開(kāi)題陳述和答辯，設(shè)計(jì)正式開(kāi)題 3月30日～4月7日 Quartus II與ModelSim軟件的熟悉 4月8日～4月14日 HDB3編解碼器工作原理 4月15日～5月10日 用VHDL語(yǔ)言實(shí)現(xiàn) 5月11日～5月24日 仿真調(diào)試與優(yōu)化 5月25日～6月14日 撰寫(xiě)畢業(yè)設(shè)計(jì)說(shuō)明書(shū)，準(zhǔn)備畢業(yè)答辯 6月15日～6月20日 完成畢業(yè)答辯以及設(shè)計(jì)資料的歸檔工作 6月21日～6月27日 答辯 6. 開(kāi)題報(bào)告審批意見(jiàn) 指導(dǎo)教師意見(jiàn)： 指導(dǎo)教師（簽字）： 年 月 日 專(zhuān)業(yè)系意見(jiàn)： 專(zhuān)業(yè)系主任（簽字）： 年 月 日 5