周和琴版微機原理課后答案.ppt

《周和琴版微機原理課后答案.ppt》由會員分享，可在線閱讀，更多相關《周和琴版微機原理課后答案.ppt（114頁珍藏版）》請在裝配圖網上搜索。

1、2019年8月3日,1,微型計算機及其接口技術 習題解答,第1章 微型計算機概論 第2章 80X86微處理器 第3章 存儲器及其接口 第4章 輸入輸出與中斷 第5章 并行接口 第6章 定時器/計數器電路 第7章 串行接口 第8章 模擬接口 第9章 人機接口 第10章 微機系統(tǒng)實用接口知識,制作：高智 2005.10,2019年8月3日,習題解答,2/80,第1章 微型計算機概論,1解釋題： (1)微處理器 解：指由一片或幾片大規(guī)模集成電路組成的中央處理器。 (2)微型計算機 解：指以微處理器為基礎，配以內存儲器以及輸入輸出接口電路和相應的輔助電路構成的裸機。 (3)微型計算機系統(tǒng) 解：指由微處

2、理器配以相應的外圍設備及其它專用電路、電源、面板、機架以及足夠的軟件而構成的系統(tǒng)。 (4)單片機 解：把構成一個微型計算機的一些功能部件集成在一塊芯片之中的計算機。 (5)單板機 ： 解：把微處理器、RAM、ROM以及一些接口電路，加上相應的外設(如鍵盤、7段顯示器等)以及監(jiān)控程序固件等安裝在一塊印刷電路板上所構成的計算機系統(tǒng)。,習題解答,3/80,2請簡述微機系統(tǒng)中三種總線的區(qū)別及聯(lián)系。,解：對個具有一定規(guī)模的微型計算機系統(tǒng)而言，有三類總線，一種是微型計算機中CPU芯片與內存儲器和IO接口電路之間信息傳輸的公共通路，這是片總線； 一種是構成 微型計算機系統(tǒng)的各模塊之間信息傳輸的公共通路，這是

3、內總線又稱系統(tǒng)總線、微機總線和板級總線； 第三種是一個微型計算機系統(tǒng)同另一個微型計算機系統(tǒng)之間，或者一個微型計 算機系統(tǒng)同儀器、儀表之間信息傳輸的公共通路，這是外總線，又稱通信總線。通常內總線 是芯片總線經緩沖后映射而得。,2019年8月3日,習題解答,4/80,第2章 80X86微處理器,1解釋題： (1)執(zhí)行部件EU 解：8086微處理器內部的一個功能部件，由通用寄存器、標志寄存器、運算器和EU 控制系統(tǒng)等組成，負責全部指令的執(zhí)行，向BIU提供數據和所需訪問的內容和IO端口的 地址，并對通用寄存器、標志寄存器和指令操作數進行管理。 (2)總線接口部件BIU 解：8086微處理器內部的另一個

4、功能部件，由段寄存器、指令指針、地址形成邏輯、 總線控制邏輯和指令隊列等組成，BIU同外部總線連接為EU完成所有的總線操作，并計算形成20位的內存物理地址：,2019年8月3日,習題解答,5/80,(3)最小方式 解：8086微處理器的種工作方式，在該方式下，由8086提供系統(tǒng)所需要的全部控制 信號，用以構成一個單處理器系統(tǒng)。此時MNMX*線接VCC(高電平)。 (4)最大方式 解：8086微處理器的另一種工作方式，在該方式下，系統(tǒng)的總線控制信號由專用的總 線控制器8288提供，構成一個多處理機或協(xié)處理機系統(tǒng)。此時MNMX*線接地。 (5)指令周期 解：執(zhí)行一條指令所需要的時間稱為指令周期包括

5、取指令、譯碼和執(zhí)行等操作所需的 時間。,2019年8月3日,習題解答,6/80,(6)總線周期 解：CPU通過總線操作完成同內存儲器或I/O接口之間一次數據傳送所需要的叫間。 (7)時鐘周期 解：CPUJ時鐘脈沖的重復周期稱為時鐘周期，時鐘周期是CPU的時間基準 (8)等待周期 解：在CPU對內存或外設接口進行讀寫操作時，當被選中進行數據讀寫的內存或外設 接口無法在3個T(時鐘周期)內完成數據讀寫時，就由該內存或外設接口發(fā)出一個請求延 長總線周期的信號，CPU在接收到該請求情號后，就在T3與T4之間插入個時鐘周期 一稱為等待周期Tw，在Tw期間，總線信號保持不變。,2019年8月3日,習題解答

6、,7/80,(9)指令的尋址方式 解：所謂指令的尋址方式是指“指令中操作數的表示形式”，操作數用一個數據直接給出的稱為“立即尋址”，例如MOV AL,80H中的80H。操作數是一個寄存器的符號，例如上條指令中的AL，稱為寄存器尋址。操作數是一個內存地址，則稱為“存儲器尋址”，存儲器尋址中，根據內存地址給出的方式又分為直接尋址、寄存器間接尋址、基址 尋址和變址尋址等。 (10)MMX 解：MMXMulti Media Extension，多媒體擴展。這是為提高PC機處理多媒體信息和增強通信能力而推出的新一代處理器技術，通過增加4種新的數據類型，8個64位寄存 器和57條新指令來實現(xiàn)的。,2019

7、年8月3日,習題解答,8/80,(11)SEC 解：SECSingle Edge Contact，單邊接觸。這是Pmntiium II微處理器所采用的新的封 裝技術。先將芯片固定在基板上，然后用塑料和金屬將其完全封裝起來，形成一個SEC插 盒封裝的處理器，這一SEC插盒通過Slot1插槽同主板相連。 (12)SSE 解：SSEStreaming SIMD Extensions，數據流單指令多數據擴展技術。采用SSE技 術的指令集稱為SSE指令集， Pentium III微處理器增加了70條SSE指令，使Pentium III微處理器在音頻、視頻和3D圖形領域的處理能力大為增強。,2019年8月

8、3日,習題解答,9/80,(13)亂序執(zhí)行 解：指不完全按程序規(guī)定的指令順序依次執(zhí)行，它同推測執(zhí)行結合，使指令流能最有效 地利用內部資源。這是Pentium Pro微處理器為進一步提高性能而采用的新技術。 (14)推測執(zhí)行 解：是指遇到轉移指令時，不等結果出來便先推測可能往哪里轉移而提前執(zhí)行。 由于推測不一定全對，帶有一定的風險，又稱為“風險執(zhí)行”。,2019年8月3日,習題解答,10/80,2.簡述8086中邏輯地址與物理地址的關系。,解；邏輯地址是允許在程序中編排的地址，8086的邏輯地址有段基值和段內偏移量兩 部分。段基值存放在對應的段寄存器中，段內偏移量由指令給出。物理地址是信息在存儲

9、器 中實際存放的地址。在8086系統(tǒng)中，物理地址形成過程為：將段寄存器中存放的段基值 (16位)左移4次再加偏移量，得20位的物理地址。,2019年8月3日,習題解答,11/80,3簡述80386中邏輯地址、線性地址與物理地址的關系。,解：80386系統(tǒng)中有3種存儲器地址空間邏輯地址、線性地址和物理地址。 80386芯片內的分段部件將邏輯地址空間轉換為32位的線性地址空間，80386芯片內的 分頁部件將線性地址空間轉換為物理地址空間。若不允許分頁部件操作，則經分段部件操作 后即為物理地址。,2019年8月3日,習題解答,12/80,4說明標志位中溢出位與進位位的區(qū)別。,解：進位位CF是指兩個操

10、作數在進行算術運算后，最高位(8位操作為D7位，16位操作為D15位)是否出現(xiàn)進位或借位的情況，有進位或借位，CF置“1”，否則置“0”。 溢出位OF是反映帶符號數(以二進制補碼表示)運算結果是否超過機器所能表示的數值范圍酌情況。對8值運算，數值范圍為-128+127，對16位運算，數值范圍為-32768 +32767。若超過上述范圍，稱為“溢出”，OF置“1”。 溢出和進位是兩個不同的概念，某些運算結果，有“溢出”不一定有“進位”，反之，有“進位”也不一定有“溢出”。,2019年8月3日,習題解答,13/80,5說明8086中段寄存器的作用。,解：8086微處理器中的16位寄存器，用來存放對

11、應的存儲段的段基值段起始地址的高16 位。通過段寄存器值和指令中給出的16位段內偏移量可得出存儲器操作數的物理地址(20位)。,2019年8月3日,習題解答,14/80,6寫出寄存器AX、BX、CX、DX、SI和DI的隱含用法。,解：上述通用寄存器的隱合用法如下： AX在字乘/字除指令中用作累加器； 在字I/O操作時作為數據寄存器。 BX間接尋址時，作為地址寄存器和基址寄存器； 在XLAT指令中用作基址寄存器； CX串操作時的循環(huán)次數計數器； 循環(huán)操作時的循環(huán)次數計數器； DX字乘/字除指令中用作輔助寄存器； IO指令間接尋址時作端口地址寄存器； SI間接尋址時，作為地址寄存器和變址寄存器；

12、串操作時的源變址寄存器； DI間接尋址時，作為地址寄存器和變址寄存器； 串操作時的目的變址寄存器。,2019年8月3日,習題解答,15/80,7執(zhí)行如下令后，標志寄存器中各狀態(tài)位之值。,(1)MOV AX,34C5H ADD AX,546AH (2)MOV AX,E453H ADD AX,C572H,2019年8月3日,習題解答,16/80,8.有一雙字87654321H在內存中的地址為30101H，畫出其在8086系統(tǒng)的內存中存放的情況。,解：在8086系統(tǒng)中，雙字在內存中占連續(xù)4個字節(jié)，其中低位字節(jié)存于低地址，字節(jié)存于高地址。如圖示。 圖29,2019年8月3日,習題解答,17/80,9.

13、說明8086引腳信號AD0AD15雙重總線的特點。,解：AD0AD15這16條總線傳送32個信號，A0A15，D0D15，在一個讀寫總線周期的4個T周期中，T1時刻傳送地址信號A0A15，T2以后傳送數據信號D0D15。 可見這16條雙重總線的特點是分時復用。,2019年8月3日,習題解答,18/80,10根據8086存儲器讀寫時序圖，回答如下問題： (1)地址信號在哪段時間內有效? (2)讀操作與寫操作的區(qū)別? (3)存儲器讀寫時序同I/O讀寫時序的區(qū)別? (4)什么情況下需要插入等待周期TW?,解：時序圖見2.1節(jié)的圖2-1和2-2。 (1)在T1周期，雙重總線AD0AD15，A16/S3

14、A19/S6上輸出要訪問的內存單元的地 址信號A0A19。,2019年8月3日,習題解答,19/80,(2)讀操作與寫操作的主要區(qū)別為： DT/R*控制信號在讀周期中為低電平，在寫周期中為高電平； 在讀周期中，RD*控制信號在T2T3周期為低電平(有效電平)；在寫周期中WR*控 制信號在T2T3周期為低電平(有效電平) ，而在讀周期WR*信號始終為高電平(無效電 平)，在寫周期RD*信號始終為高電平(無效電平)。 在讀周期中，數據信息一般出現(xiàn)在T2周期以后，雙重總線AD0AD15上的地址信息有效和數據信息有效之間有一段高阻態(tài)，因為AD0AD15上的數據必須在存儲芯片(或IO 接口)的存取時間后

15、才能山現(xiàn)。而在寫周期中，數據信息在雙重總線上是緊跟在地址總線有 效之后立即由CPU送上，兩者之間無一段高阻態(tài)。,2019年8月3日,習題解答,20/80,(3)存儲器操作同IO操作的區(qū)別是： 在存儲器操作周期中，控制信號M/IO*始終為高電平；而在IO操作周期中，M/IO*始終為低電平。 (4)在讀周期中，如果在T3周期內，被訪問的內存單元或IO端口還不能把數據送上數據總線，則必須在T3之后插入等待周期Tw，這時RD*控制信號仍為有效低電平。 在寫周期中，如果在T3周期內，被訪問的內存單元或IO端口還不能把數據總線上的 數據取走，則必須在T3之后插入等待周期Tw，這時WR*控制信號仍為有效低電

16、平。,2019年8月3日,習題解答,21/80,11扼要說明80286同8086的主要區(qū)別。,解：(1)8086只有20條地址線，可直接尋址的內存空間為220=1MB；而80286有24 條地址線，可直接尋址的內存空間為22416MB。 (2)8086只有實地址方式，支持單任務、單用戶系統(tǒng)；80286有實地址方式(實方式) 和保護方式(保護虛地址方式)兩種，片內集成有存儲管理和保護機構，支持任務中的程序 和數據的保密，能可靠地支持多用戶和多任務系統(tǒng)。 (3)在保護方式下，存儲器的分段部件把整 個存儲空間分成可變長度的各段，段的長度64KB。每個任務的虛擬存儲空間最大由16K 個64KB的段組成

17、，即1024MB1GB，該虛地址空間被映射到最大容量為16MB的物理存 儲器中。 (4)在保護方式下，80286采用“描述子”和“選擇子”的數據結構來實現(xiàn)內存單元的 尋址。,2019年8月3日,習題解答,22/80,12扼要說明80386同80286的主要區(qū)別。,解： (1)80286是16位微處理器，有24條地址線，可直接尋址的內存空間為224 16MB，而80386是32位微處理器，有32條數據線，32條地址線，可直接尋址的內存空間 為2324GB。 (2)80286是16位微處理器，它的寄存器結構基本上同8086，也是16位的；而80386 是32位微處理器，其寄存器結構除段寄存器外都是

18、32位寄存器，分別在16位寄存器的助 記符前加上E， 即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。另外再增加了兩個16位段寄存器FS和GS。此 外，80386還有系統(tǒng)地址寄存器、控制寄存器、測試寄存器和調試寄存器： (3)80386有三種存儲器地址空間邏輯地址、線性地址和物理地址。80386的分段 部件將邏輯地址轉換為32位的線性地址；80386的分頁部件將線性地址轉換為物理地址。 (4)80286有兩種工作方式實方式和保護方式；80386有三種工作方式實方式、 保護方式和虛擬8086方式。,2019年8月3日,習題解答,23/80,13扼要說明80

19、486同80386的主要區(qū)別。,解：80486同80386的主要區(qū)別是： (1)芯片內集成有一個指令和數據共用的8KB的4路組相連的高速緩沖存儲器 (Cache)，由于訪問片內Cache的速度遠高于訪問內存的速度，從而提高了系統(tǒng)的性能； (2)芯片內集成含數學協(xié)處理器(FPU)一性能增強的80387，F(xiàn)PU同CPU之間， 以及Cache與CPU之間采用64位數據傳輸，大大加快了處理器的運行速度； (3)在x86系列芯片中首次采用了RISC技術降低了執(zhí)行每條指令所需的時鐘數可 達到1.2條指令/時鐘周期； (4)采用一種稱為猝發(fā)式總線的總線技術，使CPU與內存在進行成組傳送時實現(xiàn)高速 數據交換。

20、,2019年8月3日,習題解答,24/80,14扼要說明Pentium同Pentium Pro的主要區(qū)別。,解：Pentium處理器是Intel公司開發(fā)的融CISC(Complex Instruction Set Computer，復 雜指令系統(tǒng)計算機)技術與RISC技術為一體的微處理器，稱為CRIP(CISC-ROSC Processor)，其主要特點是: (1)片內集成有三個指令處理部件：RISC體系結構的整數處理部件，采用超標量技 術，設計了兩條流水線(U流水線和V流水線)，使Pentium在一個時鐘周期內可以并行執(zhí)行兩條整數型指令；CISC結構的同80386兼容的處理部件，采用微碼處理

21、指令技術，負 責處理不能在一個時鐘周期內完成的復雜指令；浮點處理部件，采用8級流水的超流水線 技術，使每個時鐘周期能完成一個(或兩個)浮點操作； (2)片內集成了兩個獨立的8KB指令Cache和8KB數據Cache，增加了緩存的帶寬， 減少了緩存的沖突： (3)采用分支預測技術，提高了流水線執(zhí)行的效率； (4)同80386、80486保持兼容； (5)采用64位外部數據總線，使CPU同內存的數據傳輸速度可達528MB/s。,2019年8月3日,習題解答,25/80,Pentium，Pentium Pro的主要區(qū)別是： (1)一個封裝內安裝兩個芯片，一個是CPU內核，包括兩個8KB的L1 Cac

22、he，另一個 是256KB的L2 Cache。這一L2 Cache由全速總線同CPU內核相連，提高了程序的運行速 度； (2)把CISC結構的指令分解為若干像RISC指令那樣的微操作，能在流水線上并行地 執(zhí)行，這樣既保持了同以前的x86微處理器的兼容性，又提高了指令的運行速度； (3)采用亂序執(zhí)行和推測執(zhí)行技術，使指令流能最有效地利用內部資源； (4)采用超級流水線和超標量技術。具有3種超標量結構和14級超級流水線結構，大大提高了處理器的并行處理能力。,2019年8月3日,習題解答,26/80,l 5扼要說明Pentium MMX的特點。,解：Pentium MMX處理器是具有多媒體擴展功能的

23、奔騰芯片，MMX即多媒體擴展， 是為提高PC機處理多媒體和通信能力而推出的新技術。Pentium MMX的主要特點是： (1)引入了4種新的數據類型和8個64位寄存器，使一條指令就能并行執(zhí)行8個8位 數據，4個16位數據或2個32位數據的運算； (2)采用飽和運算，把溢出值作為定值處理。結果大于最大值時當作最大值，結果小于 最小值時當作最小值，無需進行溢出處理； (3)具有積和運算能力，MMX微處理器的PMADDWD指令(緊縮字相乘并加結果)即 “積和運算”，可大大提高向量運算和矩陣運算的速度，在音頻和視頻圖像的壓縮和解壓縮中經常用到。,2019年8月3日,習題解答,27/80,16扼要說明P

24、entium II同Pentium III的特點。,解：Pentium II處理器把多媒體擴展技術(MMX技術)融合入Pentium Pro芯片之中， 使Pentium II微處理器既保持了Pentium Pro原有的強大的處理功能，又增強了PC機在三維 圖形、圖像和多媒體方面的可視化計算功能相交互功能。 Pentium II的主要特點為： (1)采用了一系列多媒體擴展技術，包括：單指令多數據流技術，使一條指令能完成 多重數據的工作，減少了芯片在視頻、聲音、圖像和動畫中計算密集的循環(huán)；為針對多媒 體操作中經常出現(xiàn)的大量并行、重復運算，增加了57條指令，以更有效地處理聲音，圖像 和視頻數據； (

25、2)動態(tài)執(zhí)行技術，這是為更有效地處理多重數據，提升軟件速度而采用的新技術，由三種技巧組成：多分支跳轉預測；數據流分析：推測執(zhí)行。,2019年8月3日,習題解答,28/80,(3)雙重獨立總線結構。由兩條總線組成雙重獨立總線體系結構， 一條是二級Cache總 線，另一條是處理器至主存儲器的系統(tǒng)總線，使Pentium II處理器的數據吞吐能力是單一總 線結構處理器的2倍，而且二級Cache的運行速度也比Pentium處理器高2倍； (4)采用新的封裝技術SEC，同主板連接采用Slot1. Pentium III處理器的基本結構同Pentium II處理器，采用Pentium Pro的微結構，具有數

26、 據Cache與指令Cache分開的L1 Cache共32KB，以及512KB的L2 Cache，最主要的特點是 增加了70條SSE指令集(SSEStreaming SIMD Extrnsion)，又稱“MMX2指令集”(第 二代多媒體擴展指令集)。內部增加了8個新的128位單精度寄存器(432位)，能同時處 理4個單精度浮點變量，可達20億次/秒的浮點運算速度。,2019年8月3日,習題解答,29/80,第3章 存儲器及其接口,1解釋題： (1)存儲器芯片的存儲容量 解：指存儲器芯片可以容納的二進制信息量，以存儲器地址寄存器的編址數與存儲字位 數的乘積表示，例如6116芯片的存儲器芯片的存儲

27、容量為2K 8位，表示其地址線為12 條，存儲字位數為8位。 (2)存儲器芯片的存取時間 解：定義為從啟動一次存儲器操作，到完成該操作所需要的時間。 (3)“對準好”的字 解：在8086系統(tǒng)中要訪問的16值字的低8位字節(jié)存放在偶存儲體中，稱為 “對準好”的字，對于對準好的字，8086 CPU只要一個總線周期就能完成對該字的訪問：,2019年8月3日,習題解答,30/80,(4)奇偶分體 解：8086系統(tǒng)中1M字節(jié)的存儲器地址空間實際上分成兩個512K字節(jié)的存儲體 “偶存儲體”和“奇存儲體”，偶存儲體同8086的低8位數據總線D0D7相連，奇存儲體同 8086的高8位數據線D8D15相連，地址總

28、線的A1A19同兩個存儲體中的地址線A0A18 相連，最低位地址線A0和“總線高允許”BHE*用來分別選擇偶存儲體和奇存儲體。這種連 接方法稱為“奇偶分體”。,2019年8月3日,習題解答,31/80,2寫出下列容量的RAM芯片片內的地址線和數據線的條數。,解：(1)4K 8位：地址線12條，數據線8條； (2)512K4位：地址線19條，數據線4條； (3)1M 1位：地址線20條，數據線1條； (4)2K 8位：地址線11條，數據線8條。,2019年8月3日,習題解答,32/80,3試說明6116芯片各引腳的功能。,解：6116是一種20488位的靜態(tài)RAM芯片，有11條地址線，用來接受C

29、PU送來的 地址信號，以選中CPU要訪問的存儲單元。6116有8條數據線，用于存儲單元數據的讀出 與寫入?？刂菩盘柧€有3條片選信號CE*用來選中所要訪問的存儲器芯片，CE*引腳通常 同地址譯碼器的輸出相連，而該地址譯碼器的輸入即CPU要讀寫的內存單元的高位地址線。例如，CPU的地址線為20位，而內存芯片的地址線為11位，則地址譯碼器的輸入可以是 高9位地址線(A19A11)；寫允許信號WE*和輸出允許信號OE*，這兩個信號是對存儲芯片 的寫和讀的控制信號，通常同CPU的WR*和RD*引腳相連。,2019年8月3日,習題解答,33/80,4試說明2164芯片各引腳的功能。,解：2164是一種64

30、K1位的動態(tài)RAM芯片，有8條地址線，可接受16位地址信號，因此 必須采用地址多路器，使16位地址信號分成8位行地址和8位列地址分時送入2164的地址線。數據線有2條，即DIN(輸入數據)和DOUT(輸出數據)，用來寫入或讀出一位數據信息。還有三 條控制信號線：RAS*行地址選通信號。用來鎖定8位行地址；CAS*列地址選通信號，用 來鎖定8位列地址；WRITE*讀寫控制信號，用來控制對2164芯片的讀與寫。,2019年8月3日,習題解答,34/80,5試說明2732芯片各引腳的功能。,解：2732是一種4K8位的可擦除可編程序只讀存儲器芯片。有12條地址線，可接受 來自CPU的12位地址信號，

31、以選中CPU要訪問的存儲單元。2732有8條數據線，用于存 儲單元數據的讀出與寫入(在編程工作時)，有兩條控制信號線：芯片允許線CE*用來選擇 該芯片，使其工作，輸出允許線OE*用來把輸出數據送上數據線，只有當這兩條控制線同時 有效時，才能從輸出端得到讀出的數據，此為讀出時的條件；在編程工作時，要求OE*線連 接編程電源VPP21V，CE*接一個50ms低電平有效的TTL編程脈沖，每加一個這樣的負 脈沖，控制向一個地址寫入個8位的數據。,2019年8月3日,習題解答,35/80,6用下列芯片構成存儲系統(tǒng)，各需要多少個RAM芯片?需要多少位地址作為片外地址譯碼?設系統(tǒng)為20位地址線，采用全譯碼方

32、式。,解：(1)5124位RAM構成16KB的存儲系統(tǒng)： 需要16KB512464片；片外地址譯碼需11位地址線。 (2)10241位RAM構成128KB的存儲系統(tǒng)： 需要128KBlK 81024片；片外地址譯碼需10位地址線； (3)2K 4位RAM構成64KB的存儲系統(tǒng)： 需要64KB/2K 264片；片外地址譯碼需9位地址線。 (4)64Kl位RAM構成256KB的存儲系統(tǒng)： 需要256KB64K8位32片，片外地址譯碼需4位地址線。,2019年8月3日,習題解答,36/80,7圖習31為一存儲器同8086的連接圖，試計算該存儲器的地址范圍，并說明該電路的特點。,解:(1)電路分析：譯

33、碼器的控制端G1接M/IO*，當CPU執(zhí)行存儲器操作時，MIO “H”，滿足G1有效的條件。G2A*同“與門1”的輸出端相連，與門1的輸入為RD*和WR*、 當RD*為有效低電平或WR*為有效低電平時，G2A*有效(低電平)，也就是說無論是“讀 或“寫”都能使G2A*有效。G2B*同“與非門2”的輸出端相連，“與非門2”的輸入為A17 與A18，只有當A18和A17都為高電平時，G2B*為有效低電平，也就是A18，A17為11時， G2B*才有效。,2019年8月3日,習題解答,37/80,存儲器芯片的片選信號CS*同“與門3”的輸出端相連。 “與門3”的輸入同譯碼器輸出Y2*、Y3*相連，當

34、Y2*為低電平，或Y3*為低電平時，CS*為有效低電平，存儲器芯 片被選中。Y2*為低電平A18A14為“11010”，Y3*為低電平時A18A14為“11011”，因 此該存儲器的地址范圍為1101000000000000000011011111111111111111，即68000H6FFFFH。地址范圍為32K，但該存儲芯片只有14條地址線A0A13，為16KB的容量， 因此一個存儲單元有兩個地址對應，這是由于Y2*同Y3*都可選中該存儲芯片，A14為“0” 或為“1”，都能選中同一單元，只要A18A151101即可。相當于A14末參加譯碼，因 此存在地址重疊。另一方面，上述連接中CPU

35、的A19未參加譯碼，A19為“0”或為1都可。而上面求出的地址范圍68000H6FFFFH是A19為0的情況，顯然當A19為 1時，只要A18A14為“11011”和“11010”也可選中該存儲芯片，此時地址范圍為 “E8000HEFFFFH”。因此本題的存儲器譯碼中，A19和A14未參加譯碼，有地址更疊， 實質上一個存儲單元有4個地址對應。 (2)由此可得該存儲器的地址范圍為： 68000H6BFFFH， 6C000H6FFFFH或E8000HEFFFFH，EC000HEFFFFH,2019年8月3日,習題解答,38/80,8使用2732、6116和74LS138構成一個存儲容量為12KB

36、ROM(00000H 02FFFH)、8KB RAM(03000H04FFFH)的存儲系統(tǒng)。系統(tǒng)地址總線為20位、數據總線為8位。,解：(1)譯碼地址線安排： 12KB ROM需采用3片2732，8KB RAM需采用4片6116。2732的容量為4K 8位， 有12條地址線，片外譯碼的地址線為8條，6116的容量為2K 8位，有11條地址線，片 外譯碼的地址線為9條。采用74LS138譯碼，每個輸出端對應4KB地址范圍，對6116，A11 還需進行二次譯碼。,2019年8月3日,習題解答,39/80,(2)列出地址范圍,2019年8月3日,習題解答,40/80,EPROM1EPROM3的CE*

37、分別接74LS148,SRAM的CE*同Y3*，A11經或門后的輸出相連 ，SRAM2的CE*同Y3*，A11經或門后的輸出相連，SRAM3的CE*同Y4*，A11經或門后的輸出相連，SRAM4的CE*同Y3*，A11*經或門后的輸出相連，則可畫出如圖所示的系統(tǒng)連接圖。,2019年8月3日,習題解答,41/80,98086CPU執(zhí)行MOV 2003H，AX指令，從取指到執(zhí)行指令最少需要多少時間？設時鐘頻率為5MHz，該指令的機器碼為4個字節(jié)，存放在1000H:2000H開始的代碼段中。,解：(1)該條指令的機器碼為4個字節(jié)存放在1000H:2000H開始的4個單元中。取指 令需兩個總線周期，第

38、一次取出1000H：20O0H與1000H：2001H兩個單元中16位數據；第 二次取出1000H：2002H與1000H：2003H兩個單元中的16位數據；接著為執(zhí)行指令，將AX中16位數傳送到DS：2003H與DS：2004H兩個存儲單元中。因是奇地址字，需兩個總線周 期才能完成。這樣，從取指到執(zhí)行共需4個總線周期。 (2)在無等待周期的情況下，從取指到執(zhí)行共需：4 41/5MHz3.2s(一個總線周期 在無等待周期的情況下由4個時鐘周期T組成)。,2019年8月3日,習題解答,42/80,10什么是內存條?用內存條有何優(yōu)點?,解：內存條是一種以小型板卡形式出現(xiàn)的內存儲器產品，在一個長條的

39、印刷電路板上安 裝有若干存儲器芯片，印刷板長邊上有30、72或168條引腳，內存條可插在主板上的內存 條插槽中。 采用內存條的優(yōu)點是，安裝容易，便于更換和易于增加或擴充內存容量。,2019年8月3日,習題解答,43/80,第4章 輸入輸出與中斷,1解釋題： (1)I/O接口：IO接口是把微處理器同外圍設備(外設) 連接起來實現(xiàn)數據傳送的控制電路，又稱為外設接口”。各種IO卡都是I/O接口，如“打印卡”、“顯卡”和“聲 ”等。 (2)IO端口：I/O接口同外設之間傳送三種信息一數據信息、控制信息和狀態(tài)信息，這三種信息實際上是CPU通過接口同外設之間傳送的信息，因此，在接口中必須有存放并傳送這三種

40、信息的 寄存器。這些可以由CPU用IN和OUT指令來讀寫的寄存器稱為“I/O端口”。 (3)周期挪用：周期挪用是指利用CPU不訪問存儲器的那些周期來實現(xiàn)DMA操作，DMAC可以使用總線而不用通知CPU，也不會妨礙CPU的工作。周期挪用并不減慢CPU的操作，但可能需要復雜的時序電路，而且數據傳送過程是不連續(xù)的和不規(guī)則的。,2019年8月3日,習題解答,44/80,(4)中斷向量 ：所謂中斷向量是指中斷服務程序的入口地址。入口地址由兩部分組成，即中斷服務程序第一條指令第一個字節(jié)的“段基值”和“偏移量” ，是兩個16位的邏輯地址，所以將入口地址稱為“向量”。 (5)正常EOI方式： 這是8259A三

41、種中斷結束方式中的一種，屬于EOI命令方式：EOI命令方式是指當中斷服務程序結束之前向8259A發(fā)出EOI命令，將正在執(zhí)行的中斷服務寄存器ISR中的對應位清零；正常EOI方式采用普通EOI命令將ISR中所有已置位的位中優(yōu)先級最高的位清零。它適用于完全嵌套方式的中斷結束。 (6)自動EOI方式 ：8259A的三種中斷結束方式中的一種。這種EOI方式在第2個INTA*響應信號的后沿(上升沿)時，由8259A自動清除ISR中己置位的中斷優(yōu)先級最高的位，不必在中斷服務程序結束前由CPU向8259A發(fā)出EOI命令。,2019年8月3日,習題解答,45/80,(7)持殊EOI方式 ：這也是8259A的三種

42、中斷結束方式中的種，也屬于EOI命令方式。持殊EOI方 式是采用持殊EOI命令在中斷服務程序結束前向8259A發(fā)出結束命令，用來清除正在服務 的中斷服務寄存器中的相應位(此時正在服務的中斷優(yōu)先級不一定是已置位中的最高位)、 特殊EOI命令中帶有用于指定ISR中相應位清零的三位編碼信息。特殊EOI命令可以作為任何優(yōu)先級管理方式的中斷結束命令。 (8)溢出中斷：8086內部中斷中的一種；當程序中遇到INTO指令，而且當前的溢出標志OF=1時， 產生的中斷為溢出中斷。產生溢出中斷時，INTO指令和OF=1兩個條件必須同時滿足。,2019年8月3日,習題解答,46/80,2請說明外設接口同外設之間的三

43、種信息數據信息、控制信息和狀態(tài)信息的作用 及傳送過程。,解：數據信息是CPU同外設進行輸入輸出的主要信息，CPU用OUT指令通過“數據 總線”由接口中的“數據端口”向外設輸出“數據信息”，用IN指令通過“數據總線”讀 入從外設經接口中的“數據端口”送來的“數據信息”。 控制信息是CPU用OUT指令通過“數據總線”經接口中的控制端口向外設輸出的信息，用來控制外設的啟動與停止，選擇接口的工作方式以及把數據信息打入外設數據緩 沖器的選通信號。 狀態(tài)信息是CPU用IN指令通過“數據總線”讀入的從外設經接口中的“狀態(tài)端口” 輸入的信息，該信息反映外設當前所處的工作狀態(tài)，用來實現(xiàn)CPU與外設之間信息傳輸

44、的“同步”。 數據信息、控制信息和狀態(tài)信息都是由CPU的數據總線來傳送的。,2019年8月3日,習題解答,47/80,3簡述查詢式數據傳送的工作過程。,解：查詢式數據傳送又稱“異步傳送方式”或“條件傳送方式”，其工作過程如下： 在實現(xiàn)數據傳送前必須首先讀取外設的當前狀態(tài)，檢查外設是否已經準備好進行數據傳 送，如果外設尚未準備就緒(通常由狀態(tài)信息BUSY(忙)有效或READY(就緒)無效表示)， 則CPU繼續(xù)查詢外設狀態(tài)；如果外設已準備就緒(通常由狀態(tài)信息BUSY無效或READY有效表示，則CPU可通過數據端口進行輸入或輸出操作，以實現(xiàn)同外設的數據傳送。,2019年8月3日,習題解答,48/80

45、,4.簡述中斷傳送方式的工作過程。,解：采用中斷方式傳送數據，在硬件方面，在外設與CPU之間必須有一個具有中斷控 制邏輯的接口電路，用來實現(xiàn)數據傳送的控制，也可以是一般的接口電路(無中斷控制邏 輯)加上一個專用的中斷控制器(例如8259A可編程中斷控制器)，在軟件方面，必須編制 一段“中斷服務程序”，以完成CPU與外設之間的數據傳送。 在中斷傳送方式中，通常在一個主程序中安排好在某一時刻啟動某一外設后，CPU繼 續(xù)執(zhí)行主程序。此時外設同時進行數據傳送的準備工作。當外設完成數據傳送的準備時， 通過中斷控制邏輯向CPU發(fā)出中斷請求，在CPU可以響應中斷的條件下(IF=1，在完成當前指今后)，現(xiàn)行主

46、程序被“中斷”，通過中斷控制邏輯提供的“中斷 類型碼”，從“中斷向量表”中讀入“中斷向量”轉去執(zhí)行“中斷服務程序”，在中斷服務程 序中完成次CPU與外設之間的數據傳送，傳送完成后仍返回被中斷的主程序，從斷點處 繼續(xù)執(zhí)行，并等待外設的下一次中斷請求。,2019年8月3日,習題解答,49/80,5簡述DMA控制器的特點及功能。,解：DMA控制器是內存儲器同外設之間進行高速數據傳送時的硬件控制電路，是一種 實現(xiàn)直接數據傳送的專用處理器，它必須能取代在程序控制傳送中由CPU和軟件所完成的 各項功能；它的主要功能是： (1)MAC同外設之間有一對聯(lián)絡信號線外設的DMA請求信號DREQ以及 DMAC向外設

47、發(fā)出的DMA響應信號DACK； (2)DMAC在接收到DREQ后，同CPU之間也有一對聯(lián)絡信號線DMAC向CPU 發(fā)出總線請求信號(HOLD或BUSRQ)，CPU在當前總線周期結束后向DMAC發(fā)出總線響 應信號(HLDA或BUSAK，DMAC接管對總線的控制權，進入DMA操作方式 。 (3)能發(fā)出地址信息，對存儲器尋址，并修改地址指針， DMAC內部必須有能自動加1或減1的地址寄存器。,2019年8月3日,習題解答,50/80,(4)能決定傳送的字節(jié)數，并能判斷DMA傳送是否結束 。DMA內部必須有能自動減1的字計數寄存器，計數結束產生終止計數信號； (5)能發(fā)出DMA結束信號，釋放總線，使C

48、PU恢復總線控制權； (6)能發(fā)出讀、寫控制信號，包括存儲器訪問信號和IO訪問信號。DMAC內部必須 有時序和讀寫控制邏輯。,2019年8月3日,習題解答,51/80,6圖習4-l為一LED接口電路，寫出使8個LED管自上至下依次發(fā)亮2秒的程序， 并說明該接口屬于何種輸入輸出控制方式?為什么?,解：控制程序為： MOV AL，7FH LOP：0UT 10H,AL ；調用延時2秒子程序 ROR AL，1 JMP LOP 該接口屬無條件傳送方式，CPU同LED之間無聯(lián)絡信號，LED總是已準備好可以接收來自CPU的信息。,2019年8月3日,習題解答,52/80,7簡要說明8086中斷的特點。,解：

49、8086的中斷系統(tǒng)是一個簡單而靈活的中斷系統(tǒng)，每個中斷都有一個中斷類型碼供CPU進行識別，并據此從中斷向量表中查取中斷向量，轉向對應的中斷服務程序。8086最 多能處理256種不同的中斷類型。 8086的中斷可以由CPU外的硬設備驅動硬件中斷(外部中斷)，也可由軟件中斷 指令啟動，或內CPU自身啟動(在執(zhí)行指令過程中發(fā)生異?，F(xiàn)象)軟件中斷(內部中 斷)。,2019年8月3日,習題解答,53/80,8.8086內部中斷的特點是什么？,解：內部中斷(軟件中斷)的特點是： (1)中斷類型碼或者由指令給出或者是預先規(guī)定的： (2)不執(zhí)行INTA*(中斷應答)總線周期； (3)除單步中斷外，任何內部中斷

50、都無法禁止； (4)除單步中斷外，任何內部中斷的優(yōu)先級都比外部中斷高。,2019年8月3日,習題解答,54/80,9簡要說明8259A中斷控制器中IRR、ISR和IMR三個寄存器的功能。,解：中斷請求寄存器IRR用來存放從外設來的中斷請求信號IR0IR7。 中斷服務寄存器ISR用來記憶正在處理的中斷級別； 中斷屏蔽寄存器IMR用來存放CPU送來的屏蔽信號，IMR中的某一位或某幾位為 “1”時，對應的中斷請求被屏蔽。,2019年8月3日,習題解答,55/80,10教材中圖4.5的查詢方式數據采集系統(tǒng)中，若ADC的READY信號出02H端口D7 輸出到CPU數據總線，由04H端口輸出D5信息控制A

51、DC的啟動(“1”為啟動)，程序應 作哪些改變？,解：只需改動兩處： (1)第4條指令AND AL，0EFH改為 AND AL，ODFH (2)第10條指令SHR AL，1改為 SHL AL，1。,2019年8月3日,習題解答,56/80,第5章 并行接口,1解釋題 (1)片選 解：片選信號以CE*(或CE)表示，只有當該信號有效時才能使接口芯片進入電路工作狀態(tài)，以實現(xiàn)數據的輸入輸出。片選端通常同1O地址譯碼器的輸出端相連。因此，片選是由指定的I/O地址選中接口芯片以使其進入電路工作狀態(tài)的過程。 (2)可編程 解：通過編制相應的程序段，用軟件來選擇IO接口芯片按不同的工作方式完成不同的接口任務

52、；也可在工作過程中用軟件對IO接口芯片進行實時、動態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內部狀態(tài)等。,2019年8月3日,習題解答,57/80,(3)聯(lián)絡信號 解：并行接口通常要為每個數據端口提供兩條控制線，一條是接口送往外設的控制線， 另一條是外設送給接口的狀態(tài)線，這一對信號線的有序配合，使CPU通過接口能實現(xiàn)同外 設之間正確的數據傳送。這一對保證數據同步傳輸的信號線稱為“聯(lián)絡信號”或“握手信 號”。 (4)INTE 解：8255A用于中斷傳送時的中斷允許信號，是一個無外部引出端的位于8255A內部 的中斷允許觸發(fā)器的狀態(tài)位。通過軟件對8255A中PCi的位操作來設定INTE是“

53、0”還是 “1”，以確定相應數據口能否用于中斷傳輸，INTE=“1”，允許中斷，INTE“0”，禁止中斷。,2019年8月3日,習題解答,58/80,(5)OBF* 解：輸出緩沖器滿，8255A工作于方式1輸出時發(fā)出的數據選通信號。OBF*“0”(有效電平)時，表示CPU已將數據送到8255A的PA 口或PB口，并被鎖存在相應端口上。當外 設向8255A返回響應信號ACK*時，OBF*被置為“1”(無效)。 (6)IBF 解：輸入緩沖器滿，8255A 工作于方式1輸入時由8255A給外設的回答信號，表示外設輸入的數據已寫入輸入緩沖器，通知外設暫不送新數。IBF內外設給8255A的選通信號 ST

54、B*變低后置為“1”(有效)，由CPU的讀信號RD*清為“0”。,2019年8月3日,習題解答,59/80,(7)STB* 解：選通信號。8255A工作于方式1輸入時，外設給8255A的選通信號。STB*有效時，把輸入數據鎖存入相應的數據口(PA口或PB 口)。 (8)ACK* 解：應答信號。8255A工作于方式1輸出時，外設給8255A的響應信號。ACK*有效時， 表示外設已從8255A的相應端口接收到CPU輸出的數據。,2019年8月3日,習題解答,60/80,2扼要說明簡單的IO接口芯片與可編程接口芯片的異同處?,解：相同處：簡單的I/O接口芯片與可編程接口芯片都能實現(xiàn)CPU與外設之間進

55、行數 據傳送的控制，都具有暫存信息的數據緩沖器或鎖存器。 不同處：簡單的IO接口芯片的接口功能比較單一，接口芯片在同CPU與外設的硬件 連接固定后，接口電路的工作方式以及接口功能就固定了，無法用軟件來改變。而可編程接 口芯片是多功能接口芯片，具有多種工作方式，用戶可通過編制相應的程序段，使一塊通用 的IO接口芯片能按不同的工作方式完成不同功能的接口任務，也可在工作過程中，通過編程對IO接口芯片進行實時的動態(tài)操作，改變工作方式，發(fā)送操作命令讀取接口芯片內部有關端口的狀態(tài)信息等。,2019年8月3日,習題解答,61/80,3根據接口電路的功能，簡要說明IO接口電路應包括哪些電路單元。,解：接口電路

56、必須實現(xiàn)如下功能： (1)實現(xiàn)CPU與外設之間的數據傳送數據鎖存器和三態(tài)緩沖器組成的數據端口； (2)在程序查詢的I/O方式中，便于CPU與接口電路或外設之間用應答方式來交換信 息控制命令寄存器和狀態(tài)寄存器； (3)在中斷傳送的I/O方式中，必須提供各種中斷控制功能中斷控制邏輯； (4)具有選擇接口電路中不同端口(寄存器)的功能地址譯碼器； (5)能對地址譯碼器選中的端口實現(xiàn)讀寫操作讀寫控制邏輯。,2019年8月3日,習題解答,62/80,4扼要說明8255A工作于方式0和方式1時的區(qū)別。,解：方式0可以工作于無條件傳送方式，也可工作于查詢傳送(條件傳送)方式，可由 用戶選擇PCL和PCH中各

57、一條線作為PA口和PB口的聯(lián)絡信號線，方式0不能工作于中斷 傳送方式； 方式1可以工作于查詢傳送方式和中斷傳送方式，芯片規(guī)定了PC口中6條線作為PA 口和PB口同外設之間的聯(lián)絡信號線以及同CPU之間的中斷請求線。,2019年8月3日,習題解答,63/80,5試說明8255A在方式1輸入時的工作過程。(P108),解：方式1輸入時的時序圖如圖示：當外設檢查到IBF為低電平，表示輸入緩沖器已空時，可向PA口或PB口輸入8位數據，同時送出一個選通信號STB*，8255A的PA口或PB口數據鎖存器在STB*下降沿控制下將數據鎖存。8255A向外設送出高電平的IBF，表示鎖存器中已有數據，通知外設 暫時

58、不要送新數。當IBF為高電平，STB*也為高電平(在選通脈沖STB*的上升沿后)，如果 此時PC41(INTEA=1)或PC21(INTEB=1)，這時PA口或PB口會向CPU發(fā)出中斷 請求(INTR變?yōu)楦唠娖?，若CPU的IF1，則當前指令周期結束，響應中斷，在轉入中斷 服務程序后，在中斷服務程序中，執(zhí)行IN指令，產生讀信號RD*、在RD*信號的前沿(下降 沿)清除INTRRD*的后沿(上升沿)使IBF復位為零，表示輸入緩沖器中數據已被CPU取走，通知外設可以開始下一輪數據傳送。,2019年8月3日,習題解答,64/80,6試說明8255A在方式1輸出時的工作過程。,解：方式1輸出時的時序圖

59、如圖示。8255A在方式1工作時的輸出過程是由CPU響應中斷開始。當輸出設備接收CPU上次 發(fā)出的數據后，發(fā)出ACK*回答信號，使OBF*“1”(無效)，若8255A在該端口初始化時已 “開中斷”INTE“1”，則8255A向CPU發(fā)出中斷請求，若CPU的IFl，CPU在執(zhí) 行當前指令后響應中斷，在中斷服務程序中用OUT指令通過8255A向外設輸出數據，發(fā)出 WR*信號；WR*信號的后沿(上升沿)清除INTR中斷請求信號，且使OBF*=“0“(有效)， 通知外設取數；當外設接收效據后，發(fā)出ACK*回答信號，一方面使OBF*“1”(無效)，另 一方面在ACK*信號的上升沿使INTR“1”(有效)

60、，以此向CPU發(fā)出新的中斷請求，開始 下一輪的輸出。,2019年8月3日,習題解答,65/80,78255A用作查詢式打印接口時的電路連接和打印機各信號的時序如圖55所示， 8255A的端口地址為80H一83H、工作于方式0，試編寫一段程序，將數據區(qū)中變量DATA 的8位數據送打印機打印，程序以RET指令結束，并寫上注釋。,解：打印程序為： MOV AL,0BH；置STB*=1 0UT 83H,AL PULL:IN AL,82H；查詢BUSY信號 TEST AL,08H JNZ PULL MOV AL,DATA；將DATA送PA口 OUT 80H,AL NOV AL,0AH；置STB*=0 O

61、UT 83H,AL MOV AL,0BH；置STB*=1 OUT 83H，AL；產生負脈沖選通信號 RET,2019年8月3日,習題解答,66/80,8簡述16位系統(tǒng)中并行接口的特點。,解：用兩片8255A芯片來構成一個16位微機系統(tǒng)的輸入與輸出接口，一片為偶地址端 口，一片為奇地址端口，偶地址端口的8255A芯片由CPU的地址線A0參與片選譯碼，其8 位數據線同CPU的低8位數據線D0D7相連；奇地址端口的8255A由CPU的“總線高允許BHE*”參與片選譯碼，其8位數據線同CPU的高8位數據線D8D15相連。8086CPU可 以對某一個8255A的各端口進行8位字節(jié)信息傳送，也可以對兩個8

62、255A的對應兩個端口 (兩個PA口，或兩個PB口，或兩個PC口)用一個總線周期實現(xiàn)偶地址字的傳送 。,2019年8月3日,習題解答,67/80,第6章 定時器/計數器電路,1請說明82535各個計數通道中3個引腳信號CLK、OUT和GATE的功能 解：CLK：輸入信號，用于計數工作時，作為計數脈沖輸入；用于定時工作時， 作為定時基準脈沖輸入。 OUT：輸出信號，用于計數工作時，指示計數滿的輸出信號；用于定時工作時，指示 定時時間到的輸出信號。 GATE：輸入信號，用于啟動或禁止“減1計數器”的計數操作。,2019年8月3日,習題解答,68/80,2.簡述82535的方式2與方式3的工作特點。

63、,解：82535的方式2與方式3的工作特點是： (1)寫入一次計數初值后，輸出連續(xù)波形。其實質是，當減1計數器減為0時，計數初值寄存器立即將原寫入的計數初值再次送入減1計數器，開始下一輪的計數。 (2)減1計數器可重新寫入計數值，用軟件啟動(此時GATE上必須為高電平)，也可由GATE引腳上低到高的跳變，用硬件觸發(fā)啟動。,2019年8月3日,習題解答,69/80,3.簡述82535的方式1與方式5的工作特點。,解：82535的方式1與方式5的工作特點是： (1)輸出單一波形，方式1輸出nTCLK寬度的負脈沖，方式5輸出1TCLK寬度的窄負脈 ； (2)只能在寫入計數初值后，由GATE引腳上低到

64、高的跳變，用硬件觸發(fā)啟動減1計數器。,2019年8月3日,習題解答,70/80,482535在寫入計數初值時，二進制計數和十進制計數有無區(qū)別?若有，有何區(qū)別?,解：采用二進制計數時，如果計數初值n為8位二進制數(十進制數255)，則在用 MOV AL，n寫入AL時，n可以寫成任何進制數。如果計數初值n為16位二進制數(十進 制數65535)，則可有兩種方式寫入，一種是把十進制數轉換成4位十六進制數，分兩次寫入 對應的計數通道(光低后高)；另一種是把十進制數直接寫入AX，即： MOV AX,n O MOV PORT,AL ;PORT為通道地址 MOV AL,AH OUT PORT,AL,2019

65、年8月3日,習題解答,71/80,采用二進制計數時，必須把計算得到的計數初佰的十進制數后加上H，變?yōu)锽CD碼表示形式。例如n50，則寫為： MOV Al,50H O)UT PORT,AL 如果n1250，則寫為 MOV AL,50H OUT PORT,AL MOV AL,12H OUT PORT,AL,2019年8月3日,習題解答,72/80,582535的通道0按方式3工作，時鐘CLK0的頻率為1MHz，要求輸出方波的重復 頻率為40KHz，此時應如何寫入計數初值。,解：首先計算計數初值 若采用二進制計數，則寫入方式為 MOV AI，25 OUT PORT0,AL ； PORT0為通道0的端口地址 若采用十進制計數，則寫入方式為 MOV AL，25H OUT PORT0,AL,2019年8月3日,習題解答,73/80,6教材中圖69的82535應用實例中，若通道0和1都采用二進制計數，揚聲器的發(fā)聲頻率為500Hz，問程序應如何改動?,解：由于發(fā)聲頻率改為500Hz，則OUT1連續(xù)輸出500Hz方波5秒后停止輸出。通道1的計數初值應為n12.5x1065005000，因采用二