計(jì)算機(jī)組成原理本科生期末試卷庫20套試卷與詳細(xì)答案.doc

《計(jì)算機(jī)組成原理本科生期末試卷庫20套試卷與詳細(xì)答案.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理本科生期末試卷庫20套試卷與詳細(xì)答案.doc（63頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、 本科生期末試卷 一 一 選擇題 (每小題1分，共10分)1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_A RAM存貯器B ROM存貯器C 主存貯器D 主存貯器和外存貯器2 某機(jī)字長32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_。 A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能 C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D 4位乘法運(yùn)算和除法運(yùn)算功能4 存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制信息位的存貯元 B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的

2、所有存貯元集合 D 存放兩個(gè)字節(jié)的所有存貯元集合；5 相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式6 變址尋址方式中，操作數(shù)的有效地址等于_。A 基值寄存器內(nèi)容加上形式地址（位移量） B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量） D 程序記數(shù)器內(nèi)容加上形式地址（位移量）7 以下敘述中正確描述的句子是：_。A 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中，

3、不可以并行執(zhí)行的微操作叫相斥性微操作8 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9 帶有處理器的設(shè)備一般稱為_設(shè)備。A 智能化 B 交互式 C 遠(yuǎn)程通信 D 過程控制10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ) N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒_次中斷請求。AN / （NX + Y） B. N / （X + Y）N C .min1

4、/ X ,1 / Y D. max1 / X ,1 / Y 二 填空題（每小題3分，共24分）1存儲(chǔ)A._并按B._順序執(zhí)行，這是C._型計(jì)算機(jī)的工作原理。2移碼表示法主要用于表示A._數(shù)的階碼E，以利于比較兩個(gè)B._的大小和C._操作。3閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A._能力，為現(xiàn)有的B._體系結(jié)構(gòu)帶來巨大變化，因此作為C._用于便攜式電腦中。4尋址方式按操作數(shù)的A._位置不同，多使用B._和C._型,前者比后者執(zhí) 行速度快。5微程序設(shè)計(jì)技術(shù)是利用A._方法設(shè)計(jì)B._的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C ._等優(yōu)點(diǎn)。6衡量總線性能的重要指標(biāo)是A._，定義為總線本身所能達(dá)到的最高

5、B._。PCI總線的帶寬可達(dá)C._。7顯示適配器作為CRT和CPU的接口，由A. _存儲(chǔ)器，B. _控制器，C. _ 三部分組成。8DMA技術(shù)的出現(xiàn)使得A. _可通過B. _直接訪問C. _。三 應(yīng)用題1. （11分）設(shè)機(jī)器字長32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：（1） 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？（2） 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？2. （11分）設(shè)存儲(chǔ)器容量為32字，字長64位，模塊數(shù)m = 4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線周期 = 50ns .問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬

6、各是多少？3. （11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。 31 26 22 18 17 16 15 0 OP 源寄存器 變址寄存器 偏移量 4. （11分）已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為51248（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示： 微命令字段 判別測試字段 下地址字段 操作控制 順序控制 （1） 微指令中的三個(gè)字段分別應(yīng)多少位？（2） 畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。5 （11分）畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。6 （11分）某機(jī)用于生產(chǎn)過程

7、中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”的信號(hào)，如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接口，允許采用兩種方式訪問：（1） 定期巡回檢測方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。（2） 中斷方式，當(dāng)采集溫度比給定范圍過底或過高時(shí)能提出隨機(jī)中斷請求，主機(jī)應(yīng)能判別是哪一個(gè)采集器請求，是溫度過低或過高。 請擬定該接口中有哪些主要部件（不要求畫出完整的連線圖），并概略說明在兩 種方式下的工作原理。 圖B1.1本科生期末試卷 二 一 選擇題（每小題1分，共10分）1 六七十年代，在美國的_

8、州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是_它也是_的發(fā)源地。A 馬薩諸塞 ，硅礦產(chǎn)地，通用計(jì)算機(jī)B 加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)2 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_。A 階符與數(shù)符相同為規(guī)格化數(shù) B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)3 定點(diǎn)16位字長的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1

9、） +215 D -215 +215 4 某SRAM芯片，存儲(chǔ)容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_。A 64，16 B 16，64 C 64，8 D 16，6 。5 交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A 模塊式，并行，多個(gè) B 模塊式串行，多個(gè) C 整體式，并行，一個(gè) D 整體式，串行，多個(gè)6 用某個(gè)寄存器中操作數(shù)的尋址方式稱為_尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接7 流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU_。A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐

10、能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI總線中基本概念不正確的句子是_。A HOST 總線不僅連接主存，還可以連接多個(gè)CPU B PCI 總線體系中有三種橋，它們都是PCI 設(shè)備C 從橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作 D 橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上9 計(jì)算機(jī)的外圍設(shè)備是指_A輸入/輸出設(shè)備 B外存儲(chǔ)器C遠(yuǎn)程通信設(shè)備D除了CPU 和內(nèi)存以外的其它設(shè)備10 中斷向量地址是：_。 A 子程序入口地址 B 中斷服務(wù)例行程序入口地址11 C中斷服務(wù)例行程序入口地址的指示器 D 中斷返回地址二. 填空題 （每題3分，共24分）1 為了運(yùn)

11、算器的A. _，采用了B. _進(jìn)位，C. _乘除法流水線等并行措施。2 相聯(lián)存儲(chǔ)器不按地址而是按A. _訪問的存儲(chǔ)器，在cache中用來存放B. _，在虛擬存儲(chǔ)器中用來存放C. _。3 一個(gè)較完善的指令系統(tǒng)應(yīng)包含A. _類指令，B. _類指令，C. _類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。4 硬布線器的設(shè)計(jì)方法是：先畫出A. _流程圖，再利用B. _寫出綜合邏輯表達(dá)式，然后用C. _等器件實(shí)現(xiàn)。5 當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A. _總線，B. _總線，C. _總線， 公用總線。6 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A._，B. _，C. _，數(shù)據(jù)傳輸率。7 DMA 控

12、制器按其A. _結(jié)構(gòu)，分為B. _型和C. _型兩種。8 （26）16（63）16（135）8 的值為A. _。三 .應(yīng)用題1. （11分）求證： X Y 補(bǔ)=X補(bǔ) （-Y0 + Yi 2-i ）2. （11分）某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式（立即、直接、基值、相對）設(shè)計(jì)指令格式。3. （11分）如圖B2.1表示使用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問：（1） 當(dāng)CPU 按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？（2） 當(dāng)CPU 按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？

13、（3） 當(dāng)CPU 按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？ 圖B2.14. （11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），SA 、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出， 圖B2.2 其讀寫控制如下表所示： 讀控制 R0 RA0RA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不讀出 寫控制 W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫入 要求：（1）設(shè)計(jì)微指令格式。 （2）畫出ADD，SUB兩條微指令程序流程圖。5.

14、 （11分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。6. （11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。 本科生期末試卷 三 一 選擇題（每小題1分，共10分）1 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是_。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2 在機(jī)器數(shù)_中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過_來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器4. 某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_。

15、A 04MB B 02MB C 02M D 01M5 主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式7 同步控制是_。A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式8描述 PCI 總線中基本概念不正確的句子是_。A. PCI

16、總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B.PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送 C. PCI 設(shè)備一定是主設(shè)備 D. 系統(tǒng)中只允許有一條PCI總線9 CRT分辨率為10241024像素，像素顏色數(shù)為256，刷新存儲(chǔ)器的容量為_A 512KB B1MB C 256KB D 2MB 10為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用_。A 通用寄存器 B 堆棧C 存儲(chǔ)器 D外存二 填空題（每小題3分，共24分）1 在計(jì)算機(jī)術(shù)語中，將運(yùn)算器和控制器合在一起稱為A. _，而將B. _和存儲(chǔ)器合在一起稱為C. _。2 數(shù)的真值變成機(jī)器碼可采用A. _表示法，B. _表示法，C._表示法，移碼表示法。

17、3 廣泛使用的A. _和B. _都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但C. _不如后者高。4 形式指令地址的方式，稱為A._方式，有B. _尋址和C. _尋址。5. CPU從A. _取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B. _。由于各種指令的操作功能不同，各種指令的指令周期是C. _。6. 微型機(jī)算計(jì)機(jī)的標(biāo)準(zhǔn)總線從16位的A. _總線，發(fā)展到32位的B. _總線和C. _總線，又進(jìn)一步發(fā)展到64位的PCI總線。7VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A. _等顯示方式外，還支持B. _像素光柵，每像素點(diǎn)C. _顏色深度。8中斷處理過程可以A. _進(jìn)行。B. _的設(shè)備可以中斷

18、C. _的中斷服務(wù)程序。三.應(yīng)用題1. （11分）已知 x = - 0.01111 ，y = +0.11001， 求 x 補(bǔ) ， -x 補(bǔ) ， y 補(bǔ) ， -y 補(bǔ) ，x + y = ？ ，x y = ？2. （11分）假設(shè)機(jī)器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對、基值、間接、變址六種尋址方式。3. （11分）某機(jī)字長32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間32M ，若將存儲(chǔ)空間擴(kuò)至256M，請?zhí)岢鲆环N可能方案。4. (11分)圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大

19、容量為16384字（字長18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但圖中未標(biāo)出。 圖B3.1設(shè)處理機(jī)格式為： 17 10 9 0 OP X加法指令可寫為“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。5（11分）總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請畫出 讀數(shù)據(jù)的時(shí)序圖來說明。6（11分）圖B3.2是從實(shí)時(shí)

20、角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重 中斷？并分析圖B3.2的中斷過程。 圖B3.2本科生期末試卷 四一 選擇題（每小題1分，共 10分） 1. 現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國歷史上的_即反映了二值邏輯的思想，它最早記載在_上，距今以有約_千年。A. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D.八卦圖、周易、三2. 定點(diǎn)字長的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_。 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_。 A. 浮點(diǎn)運(yùn)算器可用階碼部件

21、和尾數(shù)部件實(shí)現(xiàn) B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 C. 階碼部件只進(jìn)行階碼相加、相減和比較操作 D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算4. 某計(jì)算機(jī)字長6位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是_ A. 0 64K B. 0 32K C. 064KB D. 0 32k5. 雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器間接尋址方式中，操作數(shù)處在_A.通用寄存器 B主存單元C. 程序計(jì)數(shù)器D. 堆棧7. 微程序控制器中，機(jī)器指令與微指

22、令的關(guān)系是_。 A. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成8. 描述 PCI 總線中基本概念不正確的句子是_。 A. PCI 總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B. PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送 C. PCI 設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線9. 一張3.5寸軟盤的存儲(chǔ)容量為_MB，每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1.44MB，512KB10

23、. 發(fā)生中斷請求的條件是_。 A. 一條指令執(zhí)行結(jié)束 B. 一次 I/O 操作結(jié)束C. 機(jī)器內(nèi)部發(fā)生故障 D.一次DMA 操作結(jié)束二 填空題（每小題3分，共24分） 1. 2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A._次。我國的B. _號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C. _次，使我國成為美國、日本后第三個(gè)擁有高速計(jì)算機(jī)的國家。 2. 一個(gè)定點(diǎn)數(shù)由A. _和B. _兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有 C. _和純整數(shù)之分。3. 對存儲(chǔ)器的要求是A. _，B. _，C. _。為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。4. 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，它的A. _和B. _不僅

24、影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到C. _。5. 當(dāng)今的CPU 芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A. _，B. _運(yùn)算器和C. _管理等部件。6. 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的A. _是多個(gè)B. _部件間進(jìn)行數(shù)據(jù)傳送的C. _通道7. 每一種外設(shè)都是在它自己的A。_控制下進(jìn)行工作，而A則通過B. _和C. _相連并受C 控制。8. 在計(jì)算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有A. _方式，B. _方式，和C. _方式。三. 應(yīng)用題 1（11分）設(shè)x補(bǔ) =x0.x1x2xn 。 求證：x = -x0 +xi2-i2（11分）指令格式如下所示，其中OP 為操作碼，試

25、分析指令格式特點(diǎn)。 18 12 10 9 5 4 0 OP 源寄存器 目標(biāo)寄存器3（11分）以知cache 命中率 H=0.98，主存比cache 慢四倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時(shí)間。4（11分）某計(jì)算機(jī)有8條微指令I(lǐng)1I8，每條微指令所包含的微命令控制信號(hào)見下表 ，aj 分別對應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。5（11分） （1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHZ ，求總線帶寬是多少？（2）如果一個(gè)總線中并行傳送64位數(shù)

26、據(jù)，總線頻率升為66MHZ，求總線帶寬是多少？6（11分） 磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20s的間隔發(fā)DMA請求，磁帶以30s的間隔發(fā)DMA請求，打印機(jī)以120s的間隔發(fā)DMA請求，假設(shè)DMA控制器每完成一次DMA傳輸所需時(shí)間為2s，畫出多路DMA控制器工作時(shí)空圖。本科生期末試卷 五一 選擇題（每題1分，共10分）1對計(jì)算機(jī)的產(chǎn)生有重要影響的是：_。 A 牛頓、維納、圖靈 B 萊布尼茲、布爾、圖靈 C 巴貝奇、維納、麥克斯韋 D 萊布尼茲、布爾、克雷 2假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_。 A 11001011 B 11010110 C 110

27、00001 D 110010013按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是_。 A 全串行運(yùn)算的乘法器 B 全并行運(yùn)算的乘法器 C 串并行運(yùn)算的乘法器 D 并串型運(yùn)算的乘法器 4某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_。 A 016MB B 08M C 08MB D 016MB5 雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀 / 寫沖突。 A 左端口與右端口的地址碼不同 B 左端口與右端口的地址碼相同C 左端口與右端口的數(shù)據(jù)碼相同D 左端口與右端口的數(shù)據(jù)碼不同6程序控制類指令的功能是_。 A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C 進(jìn)行C

28、PU和I / O設(shè)備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行順序 7由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期 通常用_來規(guī)定。 A 主存中讀取一個(gè)指令字的最短時(shí)間 B 主存中讀取一個(gè)數(shù)據(jù)字的最長時(shí)間 C 主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間 8系統(tǒng)總線中控制線的功能是_。 A 提供主存、I / O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào) B 提供數(shù)據(jù)信息 C 提供時(shí)序信號(hào) D 提供主存、I / O接口設(shè)備的響應(yīng)信號(hào) 9具有自同步能力的記錄方式是_。 A NRZ0 B NRZ1 C PM D MFM10IEEE1394的高速特性適合于新型高速硬盤和多

29、媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是 _。 A 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒二 填空題（每題3分，共24分）1 Cache是一種A. _存儲(chǔ)器，是為了解決CPU和主存之間B. _不匹配而采用 的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，C. _分設(shè)體系。2 RISC指令系統(tǒng)的最大特點(diǎn)是：A. _；B. _;C. _種類少。只有取數(shù) / 存數(shù)指令訪問存儲(chǔ)器。3 并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來，主要有三種形式A. _并行；B. _并行；C. _并行。4. 為了解決多個(gè)A. _同時(shí)競

30、爭總線，B. _必須具有C. _部件。5. 軟磁盤和硬磁盤的A. _原理與B. _方式基本相同，但在C. _和性能上存在較大差別。6選擇型DMA控制器在A. _可連接多個(gè)設(shè)備，而在B. _只允許連接一個(gè)設(shè)備，適于連接C. _設(shè)備。7主存與cache的地址映射有A. _、B. _、C. _三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來 說較為理想。8流水CPU是以A. _為原理構(gòu)造的處理器，是一種非常B. _的并行技術(shù)。目 前的C. _微處理器幾乎無一例外的使用了流水技術(shù)。三 應(yīng)用題 1. （11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)

31、為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns,求cache / 主存系統(tǒng)的效率和平均訪問時(shí)間。2. （11分）某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ，低位來的信號(hào)為C0 ，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式3. （11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是 2 ：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正

32、確尋址。 圖B5.14. （11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R1 ，R2，R3 是三個(gè)寄存器，A和B是兩個(gè)三選一的多路開關(guān)，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時(shí)，選擇R3 ，BS0BS1 = 01時(shí)，選擇R1，ALU是算術(shù) / 邏輯單元。S1S2為它的兩個(gè)操作控制端。其功能如下： S1S2 = 00時(shí)，ALU輸出 = A S1S2 = 01時(shí)，ALU輸出 = A + B S1S2 = 10時(shí)，ALU輸出 = A B S1S2 = 11時(shí)，ALU輸出 = AB 請?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。圖B5.2 5. （11分）集中式仲裁有幾種方式？

33、畫出獨(dú)立請求方式的邏輯圖，說明其工作原理。6. （11分）單級(jí)中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請求線的中斷優(yōu)先級(jí)識(shí)別，請畫出中斷向量為001010，001011，001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。 本科生期末試卷六 一 選擇題（每小題1分，共10分）1 完整的計(jì)算機(jī)應(yīng)包括_。A 運(yùn)算器、存儲(chǔ)器、控制器 ；B 外部設(shè)備和主機(jī) ；C 主機(jī)和實(shí)用程序 ；D 配套的硬件設(shè)備和軟件系統(tǒng) ；2 用64位字長（其中1位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是_。A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 3 四片74181ALU和1片74812CLA器件相配合，

34、具有如下進(jìn)位傳遞功能_。A 行波進(jìn)位；B組內(nèi)先行進(jìn)位，組間先行進(jìn)位 C組內(nèi)先行進(jìn)位，組間行波進(jìn)位 D組內(nèi)行波進(jìn)位，組間先行進(jìn)位 4 某機(jī)字長32位，存儲(chǔ)容量為 1MB，若按字編址，它的尋址范圍是_。A 01M B 0512KB C 0256K D 0256KB5 某一RAM芯片，其容量為5128位，除電源和接地端外，該芯片引出線的最小數(shù)目是_。A 23 B 25 C 50 D 196堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動(dòng)作應(yīng)是_。 A （MSP）A， （SP） + 1SP ； B

35、（SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A ；D （MSP）A ，（SP） - 1SP ；7指令周期是指_。 A CPU從主存取出一條指令的時(shí)間 ； B CPU執(zhí)行一條指令的時(shí)間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間 ； D 時(shí)鐘周期時(shí)間 ；8在_的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址 ，因此可以不使用I / O指令。 A 單總線 B 雙總線 C 三總線 D 多總線9在微型機(jī)系統(tǒng)中，外圍設(shè)備通過_與主板的系統(tǒng)總線相連接。A適配器 B 設(shè)備控制器 C計(jì)數(shù)器 D 寄存器10CDROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1

36、情況下，光盤的存儲(chǔ)容量為_。 A 601MB B 527MB C 630MB D 530MB 二 填空題（每小題3分，共24分）1計(jì)算機(jī)的硬件包括A._，B._，C._適配器，輸入輸出部分。2按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A._，階碼E ，尾數(shù)m 三部分組成。其中階碼E的值等于指數(shù)的B._加上一個(gè)固定C._。3存儲(chǔ)器的技術(shù)指標(biāo)有A._，B._，C._，存儲(chǔ)器帶寬。4指令操作碼字段表征指令的A._，地址碼字段指示B._微小型機(jī)多采用C._混合方式的指令格式。5. CPU中至少有如下六類寄存器，除了A._寄存器，B._計(jì)數(shù)器，C._寄存器外，還應(yīng)有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。6

37、總線有A._特性，B._特性，電氣特性，C._特性。7不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A._和B._數(shù)目是C._的。8中斷處理需要有中斷A._，中斷B._產(chǎn)生，中斷C._等硬件支持。三.應(yīng)用題 1. （11分）設(shè)有兩個(gè)浮點(diǎn)數(shù) N1 = 2j1 S1 , N2 = 2j2 S2 ,其中階碼2位，階符1位，尾數(shù)四位，數(shù)符一位。設(shè) ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求：N1 N2 ，寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。2. （11分）已知某8位機(jī)的主存采用半導(dǎo)體存貯器

38、，地址碼為18位，若使用4K4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個(gè)摸條為32K8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊內(nèi)共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何選擇各模塊條？3. （11分）圖B6.1是某SRAM的寫入時(shí)序，其中R / W 是讀 、寫命令控制線，當(dāng)R / W 線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中時(shí)序的錯(cuò)誤，并畫出正確的寫入時(shí)序。 圖B6.14. （11分）某計(jì)算機(jī)有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暫

39、存器C和D。（1） 請將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。（2） 畫出“ADD R1，（R2）+ ”指令的指令周期流程圖，指令功能是 （R1）+（R2）R1。 移位器 MBR R0 IR R1 PC M R2 C ALU MAR R3 D 圖B6.25. （11分）集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。6. （11分）刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1） 若顯示工作方式采用分辨率為1024768，顏色深度為3B，幀頻（刷新速率）為7

40、2HZ，計(jì)算總帶寬。（2） 為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？ 本科生期末試卷七 一 選擇題（每小題1分,共10分）1 至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_。A節(jié)約元件； B 運(yùn)算速度快； C 物理器件的性能決定 ； D 信息處理方便；2 用32位字長（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，13 已知X為整數(shù)，且X補(bǔ) = 10011011，則X的十進(jìn)制數(shù)值是_。A +155 B 101 C 155 D +1014 貯存器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來_。A 存放數(shù)據(jù) B

41、 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序5 某微型機(jī)算計(jì)系統(tǒng) ，其操作系統(tǒng)保存在軟盤上，其內(nèi)貯存器應(yīng)該采用_A RAM B ROM C RAM和ROM D CCP6 指令系統(tǒng)采用不同尋址方式的目的是_。A 實(shí)現(xiàn)存貯程序和程序控制；B 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性；C 可直接訪問外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；7 在CPU中跟蹤指令后繼地址的寄存器是_A 主存地址寄存器 B 程序計(jì)數(shù)器C 指令寄存器 D 狀態(tài)條件寄存器8 系統(tǒng)總線地址的功能是_。A 選擇主存單元地址B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和I / O設(shè)備接口電路的地址；9

42、 CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長是_。A 256位 B 16位 C 8位 D 7位10采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)_時(shí)間。二、填空題（每小題3分，共24分）1.指令格式中，地址碼字段是通過A._來體現(xiàn)的，因?yàn)橥ㄟ^某種方式的變換，可以給出 B._地址。常用的指令格式有零地址指令、單地址指令、C._三種.2.為運(yùn)算器構(gòu)造的A._,運(yùn)算方法中常采用B._加減法C._乘除法或補(bǔ)碼 除法.3.雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A._存儲(chǔ)器結(jié)構(gòu).前者采用B._技術(shù),后者采用C._技術(shù).4.堆棧是一種特殊的A._尋址方式,它采用B._原理.按結(jié)構(gòu)不同,分為C._和

43、存儲(chǔ)器堆棧.5.硬布線控制器的基本思想是:某一微操作控制信號(hào)是A_譯碼輸出,B_信號(hào)和C._信號(hào)的邏輯函數(shù).6.當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A._、B._、C._無關(guān)的開發(fā)標(biāo)準(zhǔn)。7.CPU周期也稱為A._一個(gè)CPU周期包含若干個(gè)B_任何一條指令的指令周期至少需要C_個(gè)CPU周期。8.DMA方式采用下面三種方法：A._訪內(nèi)；B._；C._交替訪內(nèi)。三應(yīng)用題 1(11分)求證： - y補(bǔ) = +-y補(bǔ) 2（11分）什么是閃速存儲(chǔ)器？它有那些特點(diǎn)？3（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式的特點(diǎn)。 15 10 7 4 3 0OP 源寄存器 基值寄存器 位移量（16位） 4（11分）某

44、機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，M1M3為多路開關(guān)，采用微程序控制，若用微指令對該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。 圖B7.15（11分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請說明存儲(chǔ)器讀 / 寫總線周期的功能。6（11分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。 圖B7.2 本科生期末試卷八 一選擇題（每小題1分，共10分）1某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_才能識(shí)別它A 譯碼器 B判斷程序 C 指令 D 時(shí)序信號(hào)2用16位字長（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_

45、。 A 0，216 1 B 0，215 1 C 0，214 1 D 0，215 3在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有_，它一般用_來 實(shí)現(xiàn)。 A 譯碼電路， 與非門 ；B 編碼電路， 或非門 C 溢出判斷電路 ，異或門 D 移位電路， 與或非門 ；4某SRAM芯片，其容量為5128位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為_。 A 23 B 25 C 50 D 195以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是_。 A DRAM B SRAM C 閃速存儲(chǔ)器 D EPROM6指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可

46、以實(shí)現(xiàn)_。 A 堆棧尋址 ； B 程序的條件轉(zhuǎn)移 ； C 程序的無條件轉(zhuǎn)移 ；D 程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移 ；7異步控制常用于_作為其主要控制方式。 A 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí) ； B 微型機(jī)的CPU控制中 ； C 組合邏輯控制的CPU中 ；D 微程序控制器中 ；8多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_方法，對提高系統(tǒng)的吞吐率最有效。 A 多口存貯器 ； B 提高主存的速度 C 交叉編址多模塊存貯器 D 高速緩沖存貯器 ；9磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用_方式寫入。A 并行 B 串行 C 并行串行 D 串行并行10IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)開。 A 除異

47、步傳送外，還提供等步傳送方式 ；B 提高了時(shí)鐘頻率 ； C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式 ；二填空題（每小題3分，共24分）1 RISC CPU是克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來的，它具有的三個(gè)基本要素是：（1） 一個(gè)有限的A._；（2） CPU配備大量的B._；（3） 強(qiáng)調(diào)C._的優(yōu)化。2 總線仲裁部件通過采用A._策略或B._策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管C._。3.重寫行光盤分A._和B._兩種，用戶可對這類光盤進(jìn)行C._信息。4.多路行DMA控制器不僅在A._上而且在B._上可以連接多個(gè)設(shè)備，適合于連接C._設(shè)備。5多個(gè)用戶公享主存時(shí)

48、，系統(tǒng)應(yīng)提供A._通常采用的方法是B._保護(hù)和C._保護(hù)，并用硬件來實(shí)現(xiàn)。6在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為A._。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、B._、C._信息。7設(shè)D為指令中的形式地址，I為基址寄存器，PC為程序計(jì)數(shù)器。若有效地址E = （PC）+ D，則為A._尋址方式；若E = （I）+ D ，則為B._；若為相對間接尋址方式，則有效地址為C._。8在進(jìn)行浮點(diǎn)加減法運(yùn)算時(shí)，需要完成A._、尾數(shù)求和、B._、合入處理和C._等步驟。三應(yīng)用題 1. (11分)設(shè)x補(bǔ)=x0.x1x2xn。求證： x補(bǔ)=2x0+x，其中x0=2. (11分)

49、某機(jī)字長16位，使用四片74181組成算術(shù) / 邏輯運(yùn)算單元，設(shè)最低位序號(hào)標(biāo)注為第0位，（1）寫出第5位的進(jìn)位信號(hào)C6的邏輯表達(dá)式。（2）估算產(chǎn)生C6所需的最長時(shí)間。（3）估算最長求和時(shí)間。3. （11分）如圖B8.1表示用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯 器中，其容量為8個(gè)存貯單元，問： （1）當(dāng)CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？ （2）當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？（3）當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址碼是多少？ 圖B8.1 4. （11分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點(diǎn)a由指令寄

50、存器IR5 ，IR6兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實(shí)現(xiàn)微程序的程序控制，已知微地址寄存器長度為8位，要求：（1） 設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。（2） 畫出微地址轉(zhuǎn)移邏輯圖。 圖B8.25. （11分）某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn) / 分，共有4個(gè)記錄面，每毫米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm，共有275道。問：（1） 磁盤存貯器的容量是多少？（2） 最高位密度與最低位密度是多少？（3） 磁盤數(shù)據(jù)傳輸率是多少？（4） 平均等待時(shí)間是多少？（5） 給出一個(gè)磁盤地址格式方案。6. （11分）畫出程序中斷方式基本接口示意圖，簡要說明Im, I