數(shù)字邏輯設(shè)計及應(yīng)用 本科1 答案Word版

《數(shù)字邏輯設(shè)計及應(yīng)用 本科1 答案Word版》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字邏輯設(shè)計及應(yīng)用 本科1 答案Word版（3頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、 姓名__________________ 專業(yè)名稱__________________　　班號________________學(xué)號__________________教學(xué)中心_________________ …………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …線… … … …… … … …………………… 電子科技大學(xué)網(wǎng)絡(luò)教育考卷（A卷） (20 年至20 學(xué)年度第 學(xué)期) 考試時間 年 月 日(120分鐘) 課程 數(shù)字邏輯設(shè)計及應(yīng)用（本科） 教師簽名_____ 大題號 一 二 三 四

2、 五 六 七 八 九 十 合 計 得 分 一、填空題(每空1分，共20分) 1、請完成如下的進制轉(zhuǎn)換：22.7510= 10110.11 2= 26.6 8= 16.C 16； 2、F6.A16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD= 0101 0111 1001.1001 0101 1000 余3碼 3、-9910的8位（包括符號位）二進制原碼是 11100011 ，8位二進制反碼

3、是 10011100 ，8位二進制補碼是 10011101 ； 圖1-6 4、請問邏輯F=A/B+(CD)/+BE/的反函數(shù)F/= ； 解： 5、F(A,B,C)=Σm（2,4,6）=ПM( 0,1,3,4,7 )； 6、請問圖1-6所完成的邏輯是Y= A⊕B ； 解：通過真值表可以可到該邏輯： A B F 0 0 0 0 1 1 1 0 1 1 1 0 7、74148器件是一個3-8編碼器，它采用的編碼方式是

4、 優(yōu)先編碼 或 數(shù)大優(yōu)先編碼 ； 8、74283器件是一個4位全加器，它的內(nèi)部邏輯電路與串行加法器不同，采用的是 超前進位 或 先行進位 方法來實現(xiàn)全加邏輯。 9、如果一個與或邏輯電路的函數(shù)式為：，該邏輯存在靜態(tài)冒險，現(xiàn)通過添加冗余項的方式來消除該冒險，則該冗余項為 （A/+C） ； 10、請寫出JK觸發(fā)器的特性方程：= JQ/+K/Q ； 11、請寫出T觸發(fā)器的特性方程：= T⊕Q 或者TQ/+T/Q ； 12、請寫出D觸發(fā)器的特性方程：= D ； 13、請寫出SR觸發(fā)器

5、的特性方程：= S+R/Q ； 14、如果某組合邏輯的輸入信號的個數(shù)為55個，則需要 6 位的輸入編碼來實現(xiàn)該邏輯。 解：采用的公式應(yīng)該是log255，向上取整 二、選擇題（每題1分，共10分） 1、下面有關(guān)帶符號的二進制運算，描述正確的是，其中X是被加數(shù)，Y是加數(shù)，S為和： ①. [X]原碼+[Y]原碼=[S]原碼 ②. [X]補碼+[Y]補碼=[S]補碼 ③. [X]反碼+[Y]反碼=[S]反碼 ④. [X]原碼+[Y]原碼=[S]補碼 2、邏輯函數(shù)式AC+ABCD+ACD/+A/C=

6、 ①. AC ②. C ③. A ④. ABCD 3、請問F=A⊕B的對偶式 ①. A+B ②. A⊙B ③. AB ④. AB/+A/B 4、已知門電路的電平參數(shù)如下：請問其高電平的噪聲容限為： ①.2.2V ②.1.2V ③.0.7V ④.0.3V 5、下面描述方法，對于一個組合邏輯而言，具備唯一性的是： ①.邏輯函數(shù)式 ②.真值表 ③.卡諾圖 ④.邏輯電路圖 6、下面電路中，屬于時序邏輯電路的是： ①.移

7、位寄存器 ②.多人表決電路 ③.比較器 ④.碼制變換器 7、一個D觸發(fā)器的驅(qū)動方程為，則其邏輯功能與以下哪種觸發(fā)器相同： ①. JK觸發(fā)器 ②. SR觸發(fā)器 ③. D觸發(fā)器 ④. T觸發(fā)器 8、n位環(huán)形計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為： ①.n個 ②.2n個 ③.2n個 ④.2n-1個 9、n位扭環(huán)計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為： ①.n個 ②.2n個 ③.2n個 ④.2n-1個 10、用555時基

8、電路外接定時阻容元件構(gòu)成單穩(wěn)態(tài)觸發(fā)器，當(dāng)增大阻容元件的數(shù)值時，將使： ①.輸出脈沖的幅度增加 ②.輸出脈沖寬度增加 ③.輸出脈沖重復(fù)頻率提高 ④.以上說法都不對 三、判斷題（每題1分，共10分） 1、CMOS集成邏輯OD門，可以用以線與操作；（√ ） 2、三態(tài)門的附加控制端輸入無效時，其輸出也無效；（ Х ） 3、三態(tài)門的三個狀態(tài)分別為高電平、低電平和高阻態(tài)；（√ ） 4、施密特觸發(fā)輸入的門電路，當(dāng)輸入從高電平變換到低電平，和從低電平變換到高電平，它的輸出變化軌跡相同；（ 整理為word格式 Х ） 5、組合邏輯和時序邏輯的區(qū)別主要在于前者

9、與時間無關(guān)，而后者時間的因素必須考慮進去；（ √ ） 6、一個邏輯的函數(shù)式并不唯一，但是最簡的與或表達式是唯一的；（Х ） 7、模擬信號是連續(xù)的，而數(shù)字信號是離散的；（√ ） 8、當(dāng)兩個組合邏輯的真值表相同是，則表明這兩個邏輯是相等的；（ √ ） 9、對于一個優(yōu)先編碼器而言，當(dāng)輸入多個有效時，其輸出很難討論；（Х ） 10、串行加法器比超前進位加法器速度更快，且電路更為簡單；（ Х） 四、卡諾圖化簡（8分） 請將邏輯F（A,B,C,D） = Sm( 0, 2, 3, 5, 7, 8, 10, 11, 13)化成最簡與或式；

10、 或者 五、組合邏輯分析，要求如下：（8分） 該邏輯電路圖如圖5所示，具體要求如下： 圖5 1、 寫出邏輯S和CO的邏輯函數(shù)式 2、 畫出將該邏輯的真值表 3、真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 圖6 六、時序邏輯分析，要求如下：（14分） 邏輯電路圖如圖6所示，請完成： 1、 寫出驅(qū)動方

11、程、狀態(tài)方程； 2、 畫出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表。 解答： 3.狀態(tài)表 或者狀態(tài)圖： 以上圖表任畫一個即得分。 七、組合邏輯設(shè)計，要求如下：（8分） 利用一塊74138芯片和一定的門電路實現(xiàn)如下邏輯： 整理為word格式 其中74138為3-8二進制譯碼器 解題步驟： 八、時序邏輯設(shè)計，要求如下：（10分） 利用74163和一定的門電路實現(xiàn)如下的七進制計數(shù)器。74163為4位的同步二進制加計數(shù)器。 圖8 第一種方法：在狀態(tài)0111時，重置狀態(tài)到0001或１００１；電路圖如下： 第二種方法：在狀態(tài)1111，通過行波輸出重置狀態(tài)到１００１；電路圖如下： 兩種方法皆可 九、時序邏輯設(shè)計，要求如下：（10分） 用mealy型時序邏輯電路設(shè)計一個101串行數(shù)據(jù)檢測的時序狀態(tài)機。要求畫出化簡后的狀態(tài)轉(zhuǎn)換圖。 友情提示：本資料代表個人觀點，如有幫助請下載，謝謝您的瀏覽！ 整理為word格式