2021國(guó)家開(kāi)放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254）

《2021國(guó)家開(kāi)放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254）》由會(huì)員分享，可在線閱讀，更多相關(guān)《2021國(guó)家開(kāi)放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254）（4頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、2021國(guó)家開(kāi)放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254） 一、選擇題（每小題3分，共36分） 1. 巳知[X], =010100.[Xia =（ ）. A. 010100 B. 001011 C. 101011 D. 101100 2. 下列說(shuō)法正確的是（）。 A. 采用雙符號(hào)位補(bǔ)碼進(jìn)行加減運(yùn)算可以避免溢出 B. 只有定點(diǎn)數(shù)運(yùn)算才有可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出 C. 只有將兩個(gè)正數(shù)相加時(shí)才有可能產(chǎn)生溢出 D. 只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出 3. 邏輯運(yùn)算中的“邏輯加”是指（）。 A. 與運(yùn)算 B. 或運(yùn)算 C. 非運(yùn)算 D. 異

2、或運(yùn)算 4. 運(yùn)算器由許多部件組成,其核心部分是（）。 A. 多路開(kāi)關(guān) B. 數(shù)據(jù)總線 C. 累加寄存器 D. 算邏運(yùn)算單元. 5. 關(guān)于操作數(shù)的來(lái)源和去處，表述不正確的是（）。 A. 第一個(gè)來(lái)源和去處是CPU寄存器 B. 第二個(gè)來(lái)源和去處是外設(shè)中的寄存器 C. 第三個(gè)來(lái)源和去處是內(nèi)存中的存貯器 D. 第四個(gè)來(lái)源和去處是外存貯器 6 .堆棧尋址的原則是（）o A. 隨意進(jìn)出 B. 后進(jìn)先出 C. 先進(jìn)先出 D. 后進(jìn)后出 7. CPU中的通用寄存器（）。 A. 只能存放數(shù)據(jù)，不能存放地址 B. 只能存放地址，不能存放數(shù)據(jù) C. 可以存放數(shù)據(jù)和地址 D.

3、不僅存放數(shù)據(jù)和地址，還可代替指令寄存器 8. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）o A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行 B. 每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行 C. 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D. -條微指令由若干條機(jī)器指令組成 9. RAM芯片串聯(lián)的目的是__,并聯(lián)的目的是— o （） A. 增加存儲(chǔ)器字長(zhǎng)，提高存儲(chǔ)器速度 B. 增加存儲(chǔ)單元數(shù)量，增加存儲(chǔ)器字長(zhǎng) C. 提高存儲(chǔ)器速度，增加存儲(chǔ)單元數(shù)量 D. 降低存儲(chǔ)器的平均價(jià)格，增加存儲(chǔ)器字長(zhǎng) 10. 采用虛擬存儲(chǔ)器的目的是為了（）。 A. 給用戶提供比主存容量大得多

4、的物理編程空間 B. 給用戶提供比主存容量大得多的邏輯編程空間 C. 提高主存的速度 D. 擴(kuò)大輔存的存取空間 11. CPU輸出數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)高于打印機(jī)的打印速度，為解決這一矛盾，可采用（）o A. 并行技術(shù) B. 通信技術(shù) C. 緩沖技術(shù) D. 虛存技術(shù) 12. 中斷允許觸發(fā)器用來(lái)（）o A. 表示外設(shè)是否提出了中斷請(qǐng)求 B. CPU是否響應(yīng)了中斷請(qǐng)求 C. CPU是否正在進(jìn)行中斷處理 D. 開(kāi)放或關(guān)閉可屏蔽硬中斷 二、 判斷題（將判斷結(jié)果填在括孤內(nèi)，正確打“ J”號(hào)，錯(cuò)誤打“X”號(hào)。每小題3分，共15分） 13. 長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，前者階碼長(zhǎng)、

5、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相 同，則前者可表示的數(shù)的范圍大但精度低 （ V ） 14. 計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。（X ） 15. 計(jì)算機(jī)的流水線中，每個(gè)階段只完成一條指令的一部分功能，不同階段并行完成流水線中不同指 令的不同功能。（V ） 16. 存儲(chǔ)芯片中包括存儲(chǔ)體、讀寫電路、地址譯碼電路和控制電路 （ V ） 17. 在三總線計(jì)算機(jī)系統(tǒng)中，外設(shè)和主存單元統(tǒng)一編制，可以不使用I/O指令。（X ） 三、 簡(jiǎn)答題（共29分） 18. 相對(duì)CISC指令系統(tǒng)，RISC指令系統(tǒng)有哪些優(yōu)點(diǎn)？（7分） 答案：RISC系統(tǒng)的指令格式規(guī)范且種類少，使用的尋址方式簡(jiǎn)單，指令條數(shù)

6、少，指令完成的操作功 能簡(jiǎn)單。 19. 簡(jiǎn)述計(jì)算機(jī)控制器中程序計(jì)數(shù)器（PC）、指令寄存器（IR）、步驟標(biāo)記線路及其控制信號(hào)產(chǎn)生部件的 作用。（8分） 答案：（1）程序計(jì)數(shù)器（PC）：用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增 量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。 （2） 指令寄存器（IR）：用于接收并保存從內(nèi)存儲(chǔ)器讀出來(lái)的指令內(nèi)容的部件，在執(zhí)行本條指令的整個(gè) 過(guò)程中，為系統(tǒng)運(yùn)行提供指令本身的主要信息。 （3） 步驟標(biāo)記線路：用于標(biāo)記出每條指令的各個(gè)執(zhí)行步驟的相對(duì)次序關(guān)系，保證每一條指令按設(shè)定的 步驟序列依次執(zhí)行。 （4） 控制信號(hào)產(chǎn)生部件：依

7、據(jù)指令操作碼、指令的執(zhí)行步驟（時(shí)刻）及另外的條件信號(hào)，形成或提供 出當(dāng)前執(zhí)行步驟計(jì)算機(jī)各個(gè)部件要用到的控制信號(hào)。 20. 比較動(dòng)態(tài)存儲(chǔ)器DRAM和靜態(tài)存儲(chǔ)器SRAM的異同點(diǎn)。（7分） 答案:動(dòng)態(tài)存儲(chǔ)器DRAM與靜態(tài)存儲(chǔ)器SRAM都是存放二進(jìn)制數(shù)據(jù)的物理器件，讀寫方法大致相同，斷電 后數(shù)據(jù)丟失。不同點(diǎn)是動(dòng)態(tài)存儲(chǔ)器成本低，存取速度較慢,需要定期刷新，-般用于大容量存儲(chǔ)器。靜態(tài)存儲(chǔ) 器成本較高,存取速度較快，一般用于小容量存儲(chǔ)器。 21. 串行傳輸和并行傳輸有何區(qū)別？各應(yīng)用于什么場(chǎng)合？（7分） 答案：串行傳輸是指數(shù)據(jù)在一條線路上按位依次進(jìn)行傳輸，線路成本低，速度慢,適合于遠(yuǎn)距離的數(shù)據(jù) 傳輸。

8、 并行傳輸是每個(gè)數(shù)據(jù)位都有一條獨(dú)立的傳輸線，所有的數(shù)據(jù)位同時(shí)傳輸，傳輸速度快，成本低,適用于 近距離.高速傳輸?shù)膱?chǎng)合。 四、計(jì)算題(每小題10分，共20分) 22. 把正確的答案寫進(jìn)括號(hào)內(nèi)(二進(jìn)制需要小數(shù)點(diǎn)后保留8位)o (0?625)旭Jud < ( (lAA)n)| 答案： (O. 625)|ft = (O.O11000100101 )0)= <0. 101), = (0. A)t< (IAA)W = (000110101010)! = (426) 23. 已知定點(diǎn)小數(shù)的真值X= -0. 1001, Y =0. 0101 ,分別計(jì)算: C3)[X + Y]w 和[Y-Xh. WXi rx|H =