第五模塊 時(shí)序邏輯電路

《第五模塊 時(shí)序邏輯電路》由會(huì)員分享，可在線閱讀，更多相關(guān)《第五模塊 時(shí)序邏輯電路（32頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第五模塊：時(shí)序邏輯電路 一、本模塊學(xué)習(xí)目的 1、掌握時(shí)序邏輯電路的特點(diǎn)； 2、純熟掌握時(shí)序邏輯電路的分析與設(shè)計(jì)措施； 3、掌握同步和異步的二—十進(jìn)制計(jì)數(shù)器的構(gòu)成措施和工作原理； 4、純熟掌握中規(guī)模集成芯片，運(yùn)用“反饋歸零法”、“反饋置數(shù)法”、“反饋置最小數(shù)法”和“級(jí)聯(lián)法”等四種措施構(gòu)成“N進(jìn)制計(jì)數(shù)器”。 二、本模塊重難點(diǎn)內(nèi)容 1、時(shí)序邏輯電路在邏輯功能和電路構(gòu)造上的特點(diǎn)，以及時(shí)序邏輯電路邏輯功能的描述措施。 2、同步時(shí)序邏輯電路的分析措施和設(shè)計(jì)措施。 3、幾種常用中規(guī)模集成時(shí)序邏輯電路的邏輯功能和使用措施（會(huì)讀功能表，掌握擴(kuò)展接法及任意進(jìn)制計(jì)數(shù)器的構(gòu)成措施等）。 三、本模塊

2、問題釋疑 1、時(shí)序邏輯電路由哪幾部分構(gòu)成？它和組合電路的區(qū)別是什么？ 答：時(shí)序邏輯電路由組合電路和存儲(chǔ)電路兩部分構(gòu)成。組合邏輯電路在任一時(shí)刻的輸出信號(hào)僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)；而時(shí)序邏輯電路還與電路本來的狀態(tài)有關(guān)。時(shí)序電路可分為同步時(shí)序電路和異步時(shí)序電路兩大類。 2、描述時(shí)序電路邏輯功能的措施有哪幾種？ 答：描述時(shí)序電路邏輯功能的措施有：狀態(tài)方程、驅(qū)動(dòng)方程、輸出方程、狀態(tài)表、狀態(tài)圖和時(shí)序圖。 3、什么是狀態(tài)表、狀態(tài)圖、時(shí)序圖？ 答：反映時(shí)序邏輯電路的輸出Z、次態(tài)Qn+1和電路的輸入X，現(xiàn)態(tài)Qn間相應(yīng)取值關(guān)系的表格稱為狀態(tài)表。 反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系

3、的圖形稱為狀態(tài)圖。 時(shí)序圖即時(shí)序電路的工作波形圖。 4、 狀態(tài)圖如何構(gòu)成？ 答：在狀態(tài)圖中，圓圈及圈內(nèi)的字母或數(shù)字表達(dá)電路的各個(gè)狀態(tài)，連線箭頭表達(dá)狀態(tài)轉(zhuǎn)換的方向（由現(xiàn)態(tài)到次態(tài)）。標(biāo)在連線一側(cè)的數(shù)字表達(dá)狀態(tài)轉(zhuǎn)換前輸入信號(hào)的取值和輸出值。 例如已知狀態(tài)表，請(qǐng)作出狀態(tài)轉(zhuǎn)換圖。 答：其相應(yīng)的狀態(tài)轉(zhuǎn)換圖如下： 5、存儲(chǔ)電路的作用？ 答：由于時(shí)序邏輯電路在任一時(shí)刻的輸出信號(hào)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，并且還與電路本來的狀態(tài)有關(guān)，因此，時(shí)序邏輯電路中必須存儲(chǔ)電路，由它將某一時(shí)刻之前的電路狀態(tài)保存下來。 6、 時(shí)序邏輯電路的特點(diǎn)？ 解：時(shí)序邏輯電路的特點(diǎn)如下： a) 時(shí)序邏輯電路由組

4、合電路和存儲(chǔ)電路構(gòu)成。 b) 時(shí)序邏輯電路中存在反饋，因而電路的工作狀態(tài)與時(shí)間因素有關(guān)，即時(shí)序電路的輸出由電路的輸入和電路本來的狀態(tài)共同決定。 7、 分析比較同步時(shí)序電路和異步時(shí)序電路？ 答：同步時(shí)序電路：電路中的觸發(fā)器均用一種時(shí)鐘脈沖，在它的統(tǒng)一控制下，各觸發(fā)器同步翻轉(zhuǎn)，工作的速度較快。異步時(shí)序電路：電路中存在多種時(shí)鐘信號(hào)，分別控制不同的觸發(fā)器，因此，各觸發(fā)器不是在同一時(shí)刻翻轉(zhuǎn)，時(shí)間上有先有后，工作速度較慢。 8、 時(shí)序電路按輸出與輸入的關(guān)系如何分類？ 答：可分為米里型和莫爾型兩類。米里型電路的輸出是輸入變量和電路現(xiàn)狀的函數(shù)；莫爾型電路的輸出僅與電路的現(xiàn)態(tài)有關(guān)。 9、 什么是時(shí)序

5、邏輯電路的分析？ 答：根據(jù)給定的時(shí)序邏輯電路圖，通過度析，求出它的輸出Z的變化規(guī)律，以及電路狀態(tài)Q的轉(zhuǎn)換規(guī)律，進(jìn)而闡明該時(shí)序電路的邏輯功能和工作特性。 10、 列寫狀態(tài)表的措施？ 答：先填入電路現(xiàn)態(tài)Qn的所有組合狀態(tài)以及輸入信號(hào)X的所有組合狀態(tài)，然后根據(jù)輸出方程及狀態(tài)方程，逐行填入目前輸出Z的相應(yīng)值，以及次態(tài)Qn+1的相應(yīng)值。如下例所示： 11、 什么是原始狀態(tài)圖？做圖措施？ 答：直接由規(guī)定實(shí)現(xiàn)的邏輯功能求得的狀態(tài)轉(zhuǎn)換圖叫做原始狀態(tài)圖。具體做法： a) 分析給定的邏輯功能，擬定輸入變量、輸出變量及該電路應(yīng)涉及的狀態(tài)，并用字母SO、S1、……表達(dá)這些狀態(tài)。 b) 分別以上述狀態(tài)

6、為現(xiàn)態(tài)，考察在每一種也許的輸入組合伙用下應(yīng)轉(zhuǎn)入哪個(gè)狀態(tài)及相應(yīng)的輸出，便可求得符合題意的狀態(tài)圖。 12、 作出原始狀態(tài)圖？設(shè)計(jì)一種串行數(shù)據(jù)檢測(cè)電路，當(dāng)持續(xù)輸入3個(gè)或3個(gè)以上1時(shí)，電路的輸出為1，其他狀況下輸出為0。 例如： 輸入X 110 輸入Y 110 答：所作出的原始狀態(tài)圖如下： 13、 什么是狀態(tài)等價(jià)？如何進(jìn)行狀態(tài)化簡(jiǎn)？ 答：所謂狀態(tài)等價(jià)，是指在原始狀態(tài)圖中，如果有兩個(gè)或兩個(gè)以上的狀態(tài)，在輸入相似的條件下，不僅有相似的輸出，并且向同一種次態(tài)轉(zhuǎn)換，則稱這些狀態(tài)是等價(jià)的。但凡等價(jià)狀態(tài)都可以合并。例如S1與S2等價(jià)，可取消S2并且將S2出發(fā)的所有連線去

7、掉，將指向S2的連線改而指向S1。 14、 指出下列原始狀態(tài)轉(zhuǎn)換圖中有否等價(jià)的狀態(tài)？ 答：所得原始狀態(tài)圖中，狀態(tài)S2和S3等價(jià)。由于它們?cè)谳斎霝?時(shí)輸出都為1，且都轉(zhuǎn)換到次態(tài)S3；在輸入為0時(shí)輸出都為0，且都轉(zhuǎn)換到次態(tài)S0。因此它們可以合并為一種狀態(tài)，合并后的狀態(tài)用S2表達(dá)。 15、 選擇觸發(fā)器個(gè)數(shù)的規(guī)定？ 答：在進(jìn)行時(shí)序邏輯電路設(shè)計(jì)時(shí)，設(shè)電路涉及M個(gè)狀態(tài)，則選擇觸發(fā)器的個(gè)數(shù)為n，應(yīng)滿足2n-1

8、，或者相反。得到新的驅(qū)動(dòng)方程和邏輯圖，再檢查其自啟動(dòng)能力，直到可以自啟動(dòng)為止。 17、 列舉描述時(shí)序電路邏輯功能的多種措施的特點(diǎn)？ 答：邏輯方程組是和具體時(shí)序電路直接相應(yīng)的，狀態(tài)表和狀態(tài)圖能給出時(shí)序電路的所有工作過程，時(shí)序圖能更直觀地顯示電路的工作過程。 18、 什么是有效序列、無效序列？ 答：狀態(tài)圖中有些狀態(tài)，形成閉合回路，在電路正常工作時(shí)，電路狀態(tài)總是按照回路中的箭頭方向循環(huán)變化，構(gòu)成有效序列即有效狀態(tài)。其他不在閉合回路中的狀態(tài)為無效狀態(tài)。 19、 什么是自啟動(dòng)能力？ 答：在狀態(tài)圖中，若電路由于某種因素進(jìn)入無效狀態(tài)時(shí)，在CP脈沖作用后，電路能自動(dòng)回到有效序列，這種能力稱為電路具

9、有自啟動(dòng)能力。 20、 異步時(shí)序邏輯電路分析的注意事項(xiàng)？ 答：在異步時(shí)序邏輯電路中，由于沒有統(tǒng)一的時(shí)鐘脈沖，分析時(shí)必須注意，觸發(fā)器只有在再到其CP端上的信號(hào)有效時(shí)，才有也許變化狀態(tài)。否則，觸發(fā)器將保持原有狀態(tài)不變。根據(jù)各觸發(fā)器的時(shí)鐘信號(hào)CP的邏輯體現(xiàn)式及觸發(fā)方式，擬定各CP端與否有觸發(fā)信號(hào)作用。 21、 計(jì)數(shù)器如何分類？ 答：準(zhǔn)時(shí)鐘脈沖輸入方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過程中數(shù)字增減趨勢(shì)分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。 22、 什么是異步計(jì)數(shù)器，什么是同步計(jì)數(shù)器？?jī)烧邊^(qū)別何在？ 答：構(gòu)成計(jì)數(shù)器的各觸發(fā)器的CP脈沖不是同

10、一種脈沖，因此各觸發(fā)器狀態(tài)翻轉(zhuǎn)不在同一時(shí)刻，稱為異步計(jì)數(shù)器。構(gòu)成計(jì)數(shù)器的各觸發(fā)器均由同一種CP脈沖控制，狀態(tài)翻轉(zhuǎn)也在同一時(shí)刻進(jìn)行，稱為同步計(jì)數(shù)器。同步計(jì)數(shù)器運(yùn)算速度快，可靠性高。而異步計(jì)數(shù)器不僅運(yùn)算速度慢，并且也許產(chǎn)生誤碼，如由狀態(tài)“0111”變到狀態(tài)“1000”的過程事實(shí)上是0111→0110→0100→0000→1000。同步計(jì)數(shù)器則在同一時(shí)刻由0111→1000。 23、 什么是模2計(jì)數(shù)器？ 答：進(jìn)位模數(shù)為2n的計(jì)數(shù)器統(tǒng)稱為模2計(jì)數(shù)器，其中n為觸發(fā)器的級(jí)數(shù)。 24、 列舉計(jì)數(shù)器和寄存器的功能？ 答：計(jì)數(shù)器用于記錄輸入時(shí)鐘脈沖的個(gè)數(shù)、分頻、定期、產(chǎn)生節(jié)拍脈沖等。寄存器的功能是存儲(chǔ)代

11、碼。移位寄存器還可以用來實(shí)現(xiàn)數(shù)據(jù)的串行——并行轉(zhuǎn)換、數(shù)據(jù)解決及數(shù)值的運(yùn)算。 25、 列出二進(jìn)制計(jì)數(shù)器極間連接的規(guī)律？ 答：其規(guī)律如下： 26、 2n進(jìn)制同步加法計(jì)數(shù)器構(gòu)成規(guī)律？ 答：同步計(jì)數(shù)器各觸發(fā)器的時(shí)鐘端均接至同一種時(shí)鐘源CP，同步翻轉(zhuǎn)。最低位每來一種時(shí)鐘必翻轉(zhuǎn)一次，其他各位在其所有低位均為“1”時(shí)，即低位向高位進(jìn)位時(shí)，在時(shí)鐘CP作用下才翻轉(zhuǎn)。用JK觸發(fā)器實(shí)現(xiàn)，則： 27、 畫出3位二進(jìn)制計(jì)數(shù)器的輸出波形？ 答：其輸出波形如下： 28、 用邊沿JK觸發(fā)器構(gòu)成異步4位二進(jìn)制加運(yùn)算計(jì)數(shù)器。 答：連接電路如下圖所示： 29、 2n進(jìn)制同步減法計(jì)數(shù)器構(gòu)成規(guī)律？

12、答：最低位觸發(fā)器每來一種時(shí)鐘就翻轉(zhuǎn)一次，而高位觸發(fā)器只有在低位所有為0，低位需向高位借位時(shí)，在時(shí)鐘的作用下才產(chǎn)生翻轉(zhuǎn)。用JK觸發(fā)器實(shí)現(xiàn)，則： 30、 分析異步計(jì)數(shù)器的延遲時(shí)間？ 答：對(duì)于一種n位的二進(jìn)制異步計(jì)數(shù)器來說，從一種計(jì)數(shù)脈沖到來。到n個(gè)觸發(fā)器翻轉(zhuǎn)穩(wěn)定，需要經(jīng)歷的最長(zhǎng)時(shí)間是ntpd，為保證計(jì)數(shù)器的狀態(tài)能對(duì)的反映計(jì)數(shù)脈沖的個(gè)數(shù)，下一種計(jì)數(shù)脈沖必須在ntpd后到來，因此，計(jì)數(shù)脈沖的最小周期Tmin=ntpd。 31、 二進(jìn)制異步計(jì)數(shù)器的特點(diǎn)？ 答：（1）n位二進(jìn)制異步計(jì)數(shù)器由n個(gè)處在計(jì)數(shù)工作狀態(tài)的觸發(fā)器構(gòu)成。（2）串行計(jì)數(shù)，工作速度較低。 32、 同步計(jì)數(shù)器工作特點(diǎn)？ 答：計(jì)

13、數(shù)脈沖同步接于觸發(fā)器的時(shí)鐘脈搏沖輸入端，當(dāng)計(jì)數(shù)脈沖到來時(shí)，應(yīng)當(dāng)翻轉(zhuǎn)的觸發(fā)器是同步翻轉(zhuǎn)的，沒有各級(jí)延遲時(shí)間的積累問題，并行計(jì)數(shù)。 33、 什么是可逆計(jì)數(shù)器？ 答：同步兼有加和減兩種計(jì)數(shù)功能的計(jì)數(shù)器稱為可逆計(jì)數(shù)器。 34、 檢查自啟動(dòng)的措施？ 答：畫出涉及無效狀態(tài)在內(nèi)的完整的狀態(tài)圖，看能否從無效狀態(tài)進(jìn)入有效狀態(tài)。 35、 同步計(jì)數(shù)器和異步計(jì)數(shù)器的性能進(jìn)行比較？ 答：性能進(jìn)行比較如下： 1） 與異步計(jì)數(shù)器相比，同步計(jì)數(shù)器的電路構(gòu)造要復(fù)雜得多； 2） 同步計(jì)數(shù)器的各觸發(fā)器受到同一時(shí)鐘脈沖控制，決定各觸發(fā)器狀態(tài)的條件（J、K狀態(tài)）也是并行產(chǎn)生的，因此該計(jì)數(shù)器的最端輸入脈沖的周期為一級(jí)觸發(fā)

14、器延遲時(shí)間，與異步計(jì)數(shù)器比較，其速度提高了諸多； 3） 由于各個(gè)觸發(fā)器的狀態(tài)幾乎是同步變化的，在譯碼顯示時(shí)，不易產(chǎn)生差錯(cuò)； 4） 在同步計(jì)數(shù)器中，由于所有觸發(fā)器都由同一種脈沖源來驅(qū)動(dòng)，規(guī)定脈沖源具有較大的功率。 36、 列舉某些常用的集成計(jì)數(shù)器芯片。 答：常用的集成計(jì)數(shù)器芯片如下： 74LS160：4位同步十進(jìn)制加法計(jì)數(shù)器，異步清除； 74LS161：4位同步二進(jìn)制加法計(jì)數(shù)器，異步清除； 74LS162：4位同步十進(jìn)制加法計(jì)數(shù)器，同步清除； 74LS163：4位同步二進(jìn)制加法計(jì)數(shù)器，同步清除； 74LS190：4位同步十進(jìn)制加/減法計(jì)數(shù)器； 74LS191：4位同步二進(jìn)制加

15、/減法計(jì)數(shù)器； 74LS192：4位同步十進(jìn)制加/減法計(jì)數(shù)器，帶清除； 74LS193：4位同步二進(jìn)制加/減法計(jì)數(shù)器，帶清除 37、74161的功能？ 答：74161是4位二進(jìn)制同步加計(jì)數(shù)器，功能有：①異步清零；②同步并行預(yù)置數(shù)；③保持功能；④計(jì)數(shù)功能。其功能表如下： 38、什么是異步清零？ 答：當(dāng)RD=0時(shí)，不管其她輸入端的狀態(tài)如何（涉及時(shí)鐘信號(hào)CP），計(jì)數(shù)器輸出將被直接置零，稱為異步清零。 39、 什么是同步并行預(yù)置？ 答：在RD=1時(shí)，當(dāng)LD=0，且有時(shí)鐘脈沖CP的上升沿作用時(shí)，A、B、C、D輸入端的數(shù)據(jù)將分別被QA~QD所接受。 40、 74161分別處在保持和計(jì)

16、數(shù)狀態(tài)的條件？ 答：在RD=LP=1的條件下，當(dāng)ET·EP=0，即兩個(gè)計(jì)數(shù)使能端中有0時(shí)，不管有無CP脈沖作用，計(jì)數(shù)器都將保持原有狀態(tài)不變。當(dāng)RD=LD=EP=ET=1時(shí)，74161處在計(jì)數(shù)狀態(tài)。 41、 用74161的異步清零的功能構(gòu)成12進(jìn)制的計(jì)數(shù)器，請(qǐng)畫出電路圖。 答：其電路圖如下： 42、 用74161的同步置數(shù)的功能構(gòu)成12進(jìn)制的計(jì)數(shù)器，請(qǐng)畫出電路圖。 答：其電路圖如下： 43、 74LS193的特點(diǎn)？ 答：74LS193是雙時(shí)鐘4二進(jìn)制同步可逆計(jì)數(shù)器，有兩個(gè)時(shí)鐘脈沖輸入端CPU和CPD。在RD=0、LD=1的條件下，作加計(jì)數(shù)時(shí)，令CPD=1，計(jì)數(shù)脈沖從輸入；作

17、減計(jì)數(shù)時(shí)，令CPU=1，計(jì)數(shù)脈沖從CPD輸入。 44、 74LS290的特點(diǎn)？ 答：74LS290是異步十進(jìn)制計(jì)數(shù)器，它由1個(gè)1位二進(jìn)制計(jì)數(shù)器和1個(gè)異步五進(jìn)制計(jì)數(shù)器構(gòu)成。如果計(jì)數(shù)脈沖由CPA端輸入，輸出由QA端引出，即是二進(jìn)制計(jì)數(shù)器；如果計(jì)數(shù)脈沖由CPB端輸入，輸出由QB ~QD引出，即是五進(jìn)制計(jì)數(shù)器；如果將QA與CPB相連，計(jì)數(shù)脈沖由CPA輸入，輸出由QA~QD引出，即是8421碼十進(jìn)制計(jì)數(shù)器。 45、 用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的原則？ 答：用既有的M進(jìn)制集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，如果M>N，則需一片M進(jìn)制計(jì)數(shù)器；如果M

18、？ 答：反饋清零法合用于有清零輸入端的集成計(jì)數(shù)器。74161具有異步清零功能，在其計(jì)數(shù)過程中，使RD=0，74161的輸出會(huì)立即回到0000狀態(tài)，清零信號(hào)消失后，74161又從0000狀態(tài)開始重新計(jì)數(shù)。 47、 分析反饋置數(shù)法？ 答：合用于具有預(yù)置數(shù)功能的集成計(jì)數(shù)器。在其計(jì)數(shù)過程中，將它輸出的任何一種狀態(tài)通過譯碼，產(chǎn)生一種預(yù)置數(shù)控制信號(hào)反饋至預(yù)置數(shù)控制端，在下一種CP脈沖作用后，計(jì)數(shù)器從被置入的狀態(tài)開始重新計(jì)數(shù)。 48、 列出74290的清零和置位功能端的電平？ 答：74290的清零和置位功能端的電平如下： 49、 列出7490：二——五——十進(jìn)制計(jì)數(shù)器的輸入脈沖和輸出狀態(tài)？

19、 答：二——五——十進(jìn)制計(jì)數(shù)器的輸入脈沖和輸出狀態(tài)如下： 50、 用7290構(gòu)成8進(jìn)制計(jì)數(shù)器，畫出電路圖。 答：其電路圖如下： 51、 用兩片7490構(gòu)成100進(jìn)制計(jì)數(shù)器。 答：電路圖如下： 52、 什么是寄有器？ 答：寄存器是用以暫存二進(jìn)制代碼的邏輯部件，能實(shí)現(xiàn)對(duì)數(shù)據(jù)的清除、接受、保存和輸出等功能。移位寄存器尚有移位功能。 53、 寄存器與鎖存器的區(qū)別？ 答：兩者功能一致，區(qū)別僅在于寄存器中用邊沿觸發(fā)器，而鎖存器中用電平觸發(fā)器。用哪一種電路寄存信息，取決于觸發(fā)器信號(hào)和數(shù)據(jù)之間的時(shí)間關(guān)系。 54、 數(shù)碼寄存器和移位寄存器有什么區(qū)別？ 答：數(shù)碼寄存器只能寄存數(shù)

20、據(jù)，且只能并行輸入和輸出數(shù)據(jù)。移位寄存器不僅能寄存數(shù)據(jù)，并且能實(shí)現(xiàn)數(shù)據(jù)的左、右移位，其輸入和輸出數(shù)據(jù)不僅可并行操作，也可串行操作。 55、 什么是并行輸入、串行輸入、并行輸出和串行輸出？ 答：并和輸入是將整個(gè)數(shù)碼由各位寄存器輸入端同步一次輸入到寄存器中，并行輸出則是由寄存器各位觸發(fā)器輸出端同步輸出二進(jìn)制數(shù)的各位值，串行輸入是由寄存器的第一位觸發(fā)器輸入端將二進(jìn)制數(shù)碼逐位輸入到寄存器中，每輸入一位則數(shù)碼在寄存器中向左或向右移一位，直到所有各位輸入完畢為止。串行輸出則由寄存器末位輸出端將數(shù)碼通過移位的措施逐位移出寄存器。 56、 分析移位寄有器？ 答：移位寄存器具有數(shù)碼的寄存和移位兩個(gè)功能。

21、若在移位脈沖作用下，寄有器中的數(shù)碼依次向左移動(dòng)一位，則稱左移。依次向右移動(dòng)一位，稱為右移。既可左移又可右移的稱雙向移位寄存器。 57、 移位寄存器的應(yīng)用？ 答：移位寄存器的應(yīng)用如下： b) 可進(jìn)行串行數(shù)據(jù)和并行數(shù)據(jù)的互相轉(zhuǎn)換。 c) 可構(gòu)成移位型計(jì)數(shù)器。涉及環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器。 58、 寄存器有幾種工作方式？ 答：寄存器有兩種工作方式：?jiǎn)闻墓ぷ鞣绞胶碗p拍工作方式。如下圖示。 59、 雙拍工作方式的過程是如何的？ 答：工作過程如下： 60、 請(qǐng)畫出一種單項(xiàng)移位寄存器的電路圖？ 答：電路圖如下： 61、 單項(xiàng)移位寄存器有哪些特點(diǎn)？ 答：?jiǎn)雾?xiàng)移位寄存器的

22、特點(diǎn)如下： d) 單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。 e) n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完畢串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。 f) 若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。 62、 (A)試分析下圖所示電路，闡明它是多少進(jìn)制的計(jì)數(shù)器。 答：由上圖所示電路可知，該計(jì)數(shù)器是用“反饋清零法”構(gòu)成的。當(dāng)輸出端狀態(tài)為10101110時(shí)，由與非門輸出一種清零信號(hào)，使兩片74161同步被清零，計(jì)數(shù)器又從00000000狀態(tài)開始重新計(jì)數(shù)。由于（10101

23、110）B=（174）D，因此該計(jì)數(shù)器的模M=174。 (B)試分析下圖所示電路，闡明它是多少進(jìn)制的計(jì)數(shù)器。 答：兩片74161級(jí)連后，輸出端共有16×16=256個(gè)不同的狀態(tài)，而在用“反饋置數(shù)法”構(gòu)成的上圖所示電路中，預(yù)置數(shù)輸入端所加的數(shù)據(jù)為01010010，它所相應(yīng)的十進(jìn)制數(shù)是82，闡明該電路從01010010狀態(tài)開始計(jì)數(shù)，跳過了82個(gè)狀態(tài)，因此該計(jì)數(shù)器的模M=256-82=174。 63、 畫出循環(huán)移位寄存器的電路圖，有何特點(diǎn)？ 答：其電路圖如下：最后位的輸出成為第一位的輸入。 四、本模塊例題詳解 例5.1 分析圖5.3所示電路的邏輯功能，檢查電路能否自啟動(dòng)。

24、 解：（1）方程式 時(shí)鐘方程： 驅(qū)動(dòng)方程： （5.1） 狀態(tài)方程： （5.2） 狀態(tài)轉(zhuǎn)換表（見表5.3）　 表5.3　例5.1的狀態(tài)轉(zhuǎn)換真值表 CP Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 1 0 0 0 1 0 0 2 1 0 0 0 1 0 3 0 1 0 0 0 1 4 0 0 1 0 0 0 1 1 1 1 1 1 0 2 1 1 0 1 0 1 3 1 0 1 1 0 0 4 0 1 1 0 1 0

25、 (3)畫出狀態(tài)轉(zhuǎn)換圖（見圖5.4） Q2Q1Q0 　　　　　　000　　　100　　　101　　　110　　　111 　　　　　　001　　　010　　　011　　　　　　　　 　　　圖5.4　邏輯電路的狀態(tài)轉(zhuǎn)換圖 （4）檢查自啟動(dòng)。經(jīng)查，電路有111、110、101、011四個(gè)無效狀態(tài)如圖5.2所示，電路可以啟動(dòng)。 （5）時(shí)序圖（見圖5.5） CP Q1 Q2 Q3 圖5.5　例5.1邏輯電路的時(shí)序圖 （6）功能闡明

26、：圖5.1邏輯電路是一種同步四進(jìn)制計(jì)數(shù)器。 例5.2試分析圖5.6所示電路，并闡明其邏輯功能。 解：（1）驅(qū)動(dòng)方程： (5.3) (2)狀態(tài)方程： （5.4） （3）狀態(tài)表（見表5.4） 表5.4 例5.2的狀態(tài)表 （4）狀態(tài)圖（見圖5.7） 　　 （5）時(shí)序圖（見圖5.8） （6）功能闡明：圖5.6電路是同步六進(jìn)制加法計(jì)數(shù)器。 例5.3試分析圖5.9所示電路的功能，闡明電路是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)，畫出其狀態(tài)轉(zhuǎn)換圖。 解：電路由三個(gè)FF構(gòu)成，其計(jì)數(shù)長(zhǎng)度N≤8，即電路不會(huì)超過8進(jìn)制，電路下降沿觸發(fā)的J

27、－K　FF構(gòu)成，觸發(fā)時(shí)刻為CP的 （1）驅(qū)動(dòng)方程： 　 （5.5） (2)輸出方程： （5.6） （3）狀態(tài)方程： （5.7） (4)列狀態(tài)轉(zhuǎn)換表（見表5.5） 表5.6　狀態(tài)轉(zhuǎn)換表 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 圖5.10　狀態(tài)轉(zhuǎn)換圖 從圖中可清晰地看出，電路是可以自啟動(dòng)的，并且電路每來6個(gè)時(shí)鐘，其狀態(tài)變化循環(huán)一遍，故稱電路有6個(gè)有

28、效狀態(tài)，亦稱電路為6進(jìn)制計(jì)數(shù)器。將圖5.9與圖5.6相比較可以看出：6進(jìn)制加法計(jì)數(shù)器能由不同的邏輯電路構(gòu)造實(shí)現(xiàn)。 此外由電路的輸出方程可知，電路在浮現(xiàn)101狀態(tài)時(shí)，輸出Y＝1?？蓪⒋诵盘?hào)看作一種進(jìn)位脈沖信號(hào)，每來6個(gè)時(shí)鐘CP，Y輸出一種正脈沖，其正脈沖的寬度與時(shí)鐘CP的周期相似。 （6）結(jié)論：圖5.9所示電路為一種同步的能自啟動(dòng)的六進(jìn)制加法計(jì)數(shù)器。 例5.4　分析圖5.11邏輯電路的功能，闡明電路是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)，并畫出電路的狀態(tài)轉(zhuǎn)換圖。 （1）時(shí)鐘方程 CP1＝CP2＝CP3＝CP 驅(qū)動(dòng)方程： 圖5.11　例5.4的邏輯電路圖 　　　?。?.8） （2）列狀態(tài)

29、轉(zhuǎn)換表。根據(jù)上述驅(qū)動(dòng)方程組和J－K觸發(fā)器真值表可列狀態(tài)轉(zhuǎn)換表如表5.6 表5.6 例5.4的狀態(tài)轉(zhuǎn)換表 （3）功能描述。由表5.6可知電路的工作狀態(tài)轉(zhuǎn)換圖為： 　由于在這個(gè)工作狀態(tài)循環(huán)內(nèi)涉及5個(gè)工作狀態(tài)，因此該電路是模5（或稱五進(jìn)制）同步計(jì)數(shù)器。 （4）檢查能自啟動(dòng) 有非工作狀態(tài)011，100，111。將它們分別代入驅(qū)動(dòng)方程，可得列表5.6倒數(shù)三行的內(nèi)容。由此可知011→100→101，111→010，即所有的非工作狀態(tài)都可以進(jìn)入工作狀態(tài)（即有效狀態(tài)），因此，該計(jì)數(shù)器可以自啟動(dòng)。 （5）完整的狀態(tài)轉(zhuǎn)換圖（見圖5-12） 圖5.12　例5.4的完整狀態(tài)

30、轉(zhuǎn)換圖 圖5.13　例5.5　邏輯電路圖 例5.5 　電路如圖5.13所示，設(shè)初態(tài) Q3Q2Q1＝100 ，試畫出其工作狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，描述電路的功能，并檢查能否自啟動(dòng)。若不能自啟動(dòng)，請(qǐng)對(duì)電路進(jìn)行修改，使其具有自啟動(dòng)功能。 解： （1） 時(shí)鐘方程：CP1=CP2=CP3=CP 驅(qū)動(dòng)方程：　　　　　　　　　　狀態(tài)方程： (5.9) （5.10） （2） 列狀態(tài)轉(zhuǎn)換真值表（見表5.7） （3） 畫狀態(tài)轉(zhuǎn)換圖（見圖5.14） 表5.7　例5.5電路狀態(tài)轉(zhuǎn)換真值表 圖5.14　例

31、5.5電路的狀態(tài)轉(zhuǎn)換圖 d 圖5.15　J1的卡諾圖 （4）檢查能否自啟動(dòng)。將無效狀態(tài) =000代入特性方程，得到次態(tài)=000，因此此電路不能自啟動(dòng)。 （5） 自啟動(dòng)電路設(shè)計(jì) 保持本來儲(chǔ)存電路構(gòu)造，只需重新設(shè)計(jì)J1K1 就行了。要使=000進(jìn)入 =001，就只需要=0能進(jìn)入=1。根據(jù)J-K觸發(fā)器的鼓勵(lì)表知，必須滿足（d為任意值），此處若取=0，則仍然有=。因此，只需要重新求J1 的方程即可達(dá)到目的。根據(jù)以上分析，由表5.7最下一行取值可得J1的卡諾圖如圖5.15所示。 (5.11) 修改后，具有自啟

32、動(dòng)功能的電路如圖5.16所示 （6）功能闡明：圖5.13是同步模7計(jì)數(shù)器 例5.6　設(shè)計(jì)一種七進(jìn)制加法計(jì)數(shù)器。規(guī)定： （1）用至少的JK邊沿觸發(fā)器和少量與非門實(shí)現(xiàn)。 圖5.16　　圖5.13修改后可自啟動(dòng)邏輯電路 （2）運(yùn)用集成電路芯片74LS160和反饋清零法實(shí)現(xiàn)（異步清零） （3）運(yùn)用集成電路芯片74LS160和反饋置數(shù)法實(shí)現(xiàn)（同步置數(shù)） 解：（1）用至少的JK邊沿觸發(fā)器和少量的與非門實(shí)現(xiàn) ①　∴計(jì)數(shù)器的狀態(tài)圖用3位二進(jìn)制編碼。 則電路狀態(tài)轉(zhuǎn)換圖如下圖5.17所示 圖5.17　例5.6狀態(tài)轉(zhuǎn)換圖　 ②畫出圖5.17所相應(yīng)的卡諾圖，見圖5.18

33、圖5.18　例5.6的狀態(tài)轉(zhuǎn)換卡諾圖 從上圖中求得狀態(tài)方程如下： 　?。?.12） ∴JK觸發(fā)器的驅(qū)動(dòng)方程 圖5.19　用JK觸發(fā)器構(gòu)成的七進(jìn)制計(jì)數(shù)器 （5.13） ③ 畫邏輯電路圖，如圖5.19所示，經(jīng)檢查電路可以自啟動(dòng)。 圖5.19　例5.6的邏輯電路圖 （2）用集成電路芯片74LS160的反潰歸零法實(shí)現(xiàn)，電路如圖5.20所示 　圖5.21用同步置數(shù)法實(shí)現(xiàn)七進(jìn)制加法計(jì)數(shù)器 圖5.20　用異步清零法實(shí)現(xiàn)七進(jìn)制加法計(jì)數(shù)器 　　　 （3）用74LS160和同步置數(shù)法實(shí)現(xiàn)（見圖5.21所示） 例5.7 設(shè)計(jì)一種同步11進(jìn)制減

34、法計(jì)數(shù)器。規(guī)定用JK邊觸法器和少量的門電路實(shí)現(xiàn)。 解：（1）擬定狀態(tài)數(shù)、狀態(tài)編碼，畫狀態(tài)轉(zhuǎn)換圖　　　　　　　　 ∵N＝11　　 ∴取n=4即4位輸出的JK邊沿觸發(fā)器，于是狀態(tài)轉(zhuǎn)換圖為：　　　　　　　　 　圖5.22　例5.7的狀態(tài)轉(zhuǎn)換圖 （2）求狀態(tài)方程和驅(qū)動(dòng)方程 將上述狀態(tài)轉(zhuǎn)換圖用卡諾圖表達(dá)，然后分別對(duì)的卡諾圖進(jìn)行化簡(jiǎn)（見圖5.23所示） 　圖5.23　11進(jìn)制減法計(jì)數(shù)卡諾圖 圖5.23化簡(jiǎn)后得到狀態(tài)方程為： 　　　　　　　　　　　　　　　　　　　　?。?.14） 由上述狀態(tài)方程得驅(qū)動(dòng)方程 　　

35、　　　　　　　　　　　　　　　　　　　　　　?。?.15） （3）畫出電路圖（見圖5.24），經(jīng)檢查，電路能自啟動(dòng)。 　圖5.24　11進(jìn)制減法計(jì)數(shù)器的邏輯電路圖 例5.8 設(shè)計(jì)一種串行數(shù)據(jù)檢測(cè)器，規(guī)定當(dāng)串行數(shù)據(jù)x持續(xù)輸入三個(gè)0時(shí)，輸出為1，否則輸出為1。 解：（1）擬定狀態(tài)狀態(tài)數(shù)、狀態(tài)編碼，并畫狀態(tài)轉(zhuǎn)換圖。 設(shè)一種0也沒有輸入時(shí)電路的初始狀態(tài)編碼為 S0=00, 輸入一種0后變?yōu)闋顟B(tài)編碼為S1=01，輸入兩個(gè)0后狀態(tài)編碼為S2=10，輸入三個(gè)0后狀態(tài)編碼為S3=11 ，輸出Y為高電平1，在任何一種狀態(tài)下，若x輸入1。則電路轉(zhuǎn)換初始狀態(tài)S0=00,即

36、電路有四個(gè)狀態(tài)。　表5.8　 例5.8題的狀態(tài)轉(zhuǎn)換表 狀態(tài)轉(zhuǎn)換圖如圖5.25所示 現(xiàn)態(tài) 次態(tài)輸出Y X＝0 X＝1 00 01/0 00/0 01 10/0 00/0 10 11/1 00/0 11 11/1 00/0 　圖5.25例5.8的狀態(tài)轉(zhuǎn)換圖 （2）求狀態(tài)轉(zhuǎn)換表和狀態(tài)方程 根據(jù)圖5.25可得到狀態(tài)轉(zhuǎn)換表（見表5.8所示） 根據(jù)表5.8可用圖5.26所示卡諾圖表達(dá) 0 圖5.26 例5.8串行數(shù)據(jù)檢測(cè)器的卡諾圖 卡諾圖5.26經(jīng)

37、化簡(jiǎn)后得到狀態(tài)方程、輸出方程： 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　?。?.16） （3）求驅(qū)動(dòng)方程 對(duì)照主從J-K觸發(fā)器的特性方程得驅(qū)動(dòng)方程 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　?。?.17） （4）畫出邏輯電路圖（見圖5.27）所示），電路沒有多余狀態(tài)，不需要檢查自啟動(dòng)。 圖5.27例5.8題串行數(shù)據(jù)檢測(cè)器電路圖 例5.9 CMOS同步四位二進(jìn)制計(jì)數(shù)器應(yīng)用 CMOS同步四位二進(jìn)制加法計(jì)數(shù)器CC4520芯片的邏輯符號(hào)和功能如圖5.28和表5.9所示。 1. 根據(jù)芯片的功能表，闡明芯片在作十進(jìn)制加法計(jì)數(shù)時(shí)有

38、關(guān)引腳的對(duì)的接法，并畫出相應(yīng)的接線圖。 CR EN CP 功能 1 清零 0 0 保持 0 1 ↑ 加計(jì)數(shù) 0 ↓ 0 加計(jì)數(shù) 表5.9 CC4520功能表 圖5.28 CC4520引腳圖 2.若用兩片CC4520實(shí)現(xiàn)六十進(jìn)制加法計(jì)數(shù)器，則電路應(yīng)如何連接？畫出其接線圖。 解： CC4520為同步雙4位二進(jìn)制加計(jì)數(shù)器，正常計(jì)數(shù)時(shí)共有S0、S1···S15，十六種狀態(tài)，運(yùn)用異步復(fù)位端CR，可將芯片構(gòu)成模數(shù)M<16內(nèi)的任意進(jìn)制計(jì)數(shù)器。 由芯片的功能表5.9知，CC4520在計(jì)數(shù)時(shí)，既可由脈沖上升沿觸發(fā)，也可有脈

39、沖的下降沿觸發(fā)。當(dāng)CP=0時(shí)，觸發(fā)脈沖從使能端EN輸入時(shí)，電路在脈沖下降沿觸發(fā)，當(dāng)EN=1時(shí)，觸發(fā)脈沖從CP端輸入時(shí)，電路在脈沖的上升沿觸發(fā)。因此，CC4520在加計(jì)數(shù)時(shí)可任意選擇脈沖的觸發(fā)邊沿。 (1) 用CC4520芯片實(shí)現(xiàn)十進(jìn)制加計(jì)數(shù)，見圖5.29（a）所示，EN=1時(shí)脈沖↑觸發(fā)。當(dāng)芯片輸出Q3Q2Q1Q0=1010時(shí)，與門G輸出高電平信號(hào)送CR端，使CR=1，使得Q3Q2Q1Q0=0000，即輸出1010狀態(tài)僅浮現(xiàn)一瞬間就消失。相稱于S9（1001）狀態(tài)加1后的為S0(0000)實(shí)現(xiàn)了電路的十進(jìn)制計(jì)數(shù)。在圖（b）中，CP=0，EN輸入脈沖的觸發(fā)。 圖5.30 兩片CC4520芯片

40、實(shí)現(xiàn)六十進(jìn)制加計(jì)數(shù) 圖5.29 用CC4520芯片實(shí)現(xiàn)十進(jìn)制加計(jì)數(shù) （2）用兩片CC4520實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù) 在圖5.30中，CC4520（I）為個(gè)位十進(jìn)制計(jì)數(shù)。CC4520（II）為十位六進(jìn)制計(jì)數(shù)。個(gè)位計(jì)數(shù)器的進(jìn)位信號(hào)QCC是在CC4520(I)的 Q3Q2Q1Q0=1001時(shí)才浮現(xiàn)，并送CC4520（II）的EN端，此時(shí)因第9個(gè)脈沖CP9的↑已過，故此時(shí)CC4520（II）不動(dòng)作。當(dāng)CP10的↑達(dá)到時(shí)，CC4520（II）才計(jì)數(shù)。CC4520（Ⅰ）的Q3Q2Q1Q0=1010狀態(tài)經(jīng)與門G1產(chǎn)生的復(fù)位信號(hào)使電路返回到S0（0000）狀態(tài)，而S10（1010）狀態(tài)只浮現(xiàn)

41、一瞬間就消失，使CC4520（I）實(shí)現(xiàn)了十進(jìn)制計(jì)數(shù)。個(gè)位計(jì)數(shù)器每十個(gè)脈沖產(chǎn)生的一次進(jìn)位信號(hào)QCC,可使十位計(jì)數(shù)器CC4520(II)芯片計(jì)一次數(shù)。 CC4520（II）芯片作十位計(jì)數(shù)器，由于門G3的作用使CC4520（II）狀態(tài)轉(zhuǎn)換依次為 0000 0001 0010 0011 0100 0101 從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。 例5.10　用集成計(jì)數(shù)器芯片74LS193分別構(gòu)成模10加法計(jì)數(shù)器和模13減法計(jì)數(shù)器。74LS193邏輯符號(hào)如圖5．31所示。圖中是進(jìn)位輸出端且，是借位輸出端。且。74LS193功能表如表5.10所示。

42、 表5.11 74LS193功能表 圖5 .31 74LS193邏輯符號(hào) 解：（1）構(gòu)成模10加法計(jì)數(shù)器。 由于計(jì)數(shù)器模N=10,因此異步預(yù)置狀態(tài)M=15—N=5，故預(yù)置數(shù)據(jù)DCBA=0101，且加法進(jìn)位輸出端與置數(shù)端連接。其他輸入端接上相應(yīng)的信號(hào)。電路連接圖如圖5.32（a）所示 1　 0　 1 0 （b）　74LS193構(gòu)成模13減法計(jì)數(shù) （a）　74LS193構(gòu)成模10加法計(jì)數(shù) 5.32　74LS193的應(yīng)用 (2)構(gòu)成模13減法計(jì)數(shù)

43、器 由于構(gòu)成的減法計(jì)數(shù)器，因此預(yù)置狀態(tài)M=N=13，故預(yù)置數(shù)據(jù)DCBA=1101，且減法借位輸出端與 連接，其她輸入端接相應(yīng)信號(hào)。連接圖見圖5.32（b）所示。 5.33　序列信號(hào)發(fā)生電路 例5.11　試用8選1數(shù)據(jù)選擇器74LS151/251芯片和74LS161芯片設(shè)計(jì)序列信號(hào)發(fā)生器。序列信號(hào)為11001101（左位在先） 解：由于序列信號(hào)的長(zhǎng)度N=8，因此，一方面要將74LS161作為一種模8計(jì)數(shù)器使用。當(dāng)74LS161芯片的輸入端CTP CTT 都接“1”時(shí)，芯片就是一種?！?6”計(jì)數(shù)器，QDQCQBQA 的狀態(tài)編號(hào)為0、1、2若放棄Q0不使用，則QCQBQA的狀

44、態(tài)編號(hào)為0.1.2 在這種狀況下，芯片就可以當(dāng)作模8計(jì)數(shù)器使用。設(shè)8選1數(shù)據(jù)選擇器地址信號(hào)輸入從高到低為C、B、A，而74LS161芯片放棄最高位輸出端QD不用后。模8計(jì)數(shù)輸出端從高到低依次為QC，QB，QA 。于是只需將QA接到A，QB接到B，QC 接到C。數(shù)據(jù)選擇器的8個(gè)輸入端X0至X7分別接1、1、0、0、1、1、0、1就可以實(shí)現(xiàn)設(shè)計(jì)目的。電路如圖5.33所示。 CP EN 例5.12 CMOS雙BCD同步加計(jì)數(shù)器集成芯片CC4518的功能表和引腳圖與CC4520相似，見圖5.28和表5.9所示。其輸出波形圖見圖5.34所示。試用三片CC4518構(gòu)成1106分頻器。用于晶

45、體振蕩電路產(chǎn)生的1MHZ信號(hào)分頻，以便得到精確的1HZ秒信號(hào)。 CC4518 解：由圖5.34知，當(dāng)CC4518的EN=1，CR=0時(shí) Q3的輸出波形周期T3為脈沖周期TCP的10倍，即 5.34　CC4518輸出端波形圖 圖5.33序列信號(hào)發(fā)生器電路 T3=10TCP,于是Q3輸出端波形頻率f3=.可作為脈沖信號(hào)確CP頻率的10分頻器.接線圖見圖5.35所示。 “ 圖5.35 “秒”信號(hào)發(fā)生電路(1106分頻器) 例5.12 4位移位寄存器集成芯

46、片74LS195/40195的邏輯符號(hào)如圖5.36所示，功能表如表5.11所示，當(dāng)SF/=1時(shí)，右移功能表如表5.12所示。試用74LS195/40195構(gòu)成模8扭環(huán)形計(jì)數(shù)器。 5.36(a)邏輯符號(hào) 5.36(b)國(guó)標(biāo)符號(hào) 圖5.36　74LS195/40195的邏輯符號(hào) 表5.12　右移功能表 表5.11 74LS 195/40195

47、的功能表 解：模8扭環(huán)形計(jì)數(shù)器的有效工作循環(huán)見狀態(tài)轉(zhuǎn)換表如表5.13所示。 從表5.13知，模8扭環(huán)形計(jì)數(shù)器狀態(tài)方程為： ， ， ，， 從上述狀態(tài)方程可以看出，它們的變化規(guī)律正符合數(shù)碼右移的特點(diǎn)。因此，在使用40195/74LS195時(shí)，令其輸入端SF/ =1,在時(shí)鐘脈沖CP作用下實(shí)現(xiàn)右移功能。又從表5.12中知。當(dāng)J==1，時(shí)；當(dāng)J==0時(shí)，。因此，將74LS195/40195的輸入 端J和接在一起，并連接輸出端，就可以得到。用74LS195/CD40195構(gòu)成的模8扭環(huán)形計(jì)數(shù)器的電路圖如圖5.37所示。狀態(tài)轉(zhuǎn)換表見表5.13 表5.13　模8扭環(huán)形計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表 圖5.37　例5.12的電路圖